應(yīng)用于CMOS圖像傳感器芯片的模數(shù)轉(zhuǎn)換器研究與設(shè)計.pdf

1、由于CMOS圖像傳感器(CIS)在工藝和圖像質(zhì)量上的快速發(fā)展，近年來取代了電荷耦合型探測器(CCD)成為市場主流。典型的CMOS圖像傳感器主要包括像素陣列、行選通控制、列模數(shù)轉(zhuǎn)換器（ADC）以及數(shù)字接口。其中，列ADC是決定CIS幀頻和分辨率的關(guān)鍵模塊。為此，本文通過研究模數(shù)轉(zhuǎn)換器技術(shù)，設(shè)計了一款應(yīng)用于空間探測領(lǐng)域成像光譜儀的CIS芯片。該芯片基于列平行的逐次逼近ADC(SAR ADC)實現(xiàn)，設(shè)計目標為14位精度，最高采樣速率為600

2、KSps，輸入電壓范圍為0.8～2 V。
　　論文首先介紹了CMOS圖像傳感器的發(fā)展歷史和背景知識，通過對比分析不同列ADC架構(gòu)的優(yōu)缺點及發(fā)展現(xiàn)狀，在理論上證明多電壓基準的SARADC架構(gòu)的可行性。設(shè)計的列ADC采用單端輸入的四電壓基準的電容數(shù)模轉(zhuǎn)換器(DAC)結(jié)構(gòu)，模塊電路包括輸入緩沖器、7位電容DAC，比較器以及SAR邏輯，使用SMIC0.18μm3.3 V混合信號工藝實現(xiàn)。為保證ADC的精度，本文提出了一種新穎的前端數(shù)字校正

3、方案對片上基準電壓進行自校準，簡化了電路的應(yīng)用，同時降低了面積和成本。
　　仿真結(jié)果表明，經(jīng)過優(yōu)化設(shè)計的列SAR ADC符合設(shè)計目標，積分非線性(INL)和差分非線性(DNL)均在0.5 LSB以內(nèi)。同時基準電壓自校正功能通過驗證，校準誤差小于0.22 LSB。由此證明了應(yīng)用于CMOS圖像傳感器的四電壓基準SAR ADC方案的可行性。版圖設(shè)計也已完成，列ADC的版圖面積為50μm×2271μm。
　　芯片經(jīng)過流片封裝和測試，