應(yīng)用于傳感器的可重構(gòu)模數(shù)轉(zhuǎn)換器的研究與設(shè)計.pdf

1、隨著傳感器接收信號的多樣化，對模數(shù)轉(zhuǎn)換器的帶寬、精度、速度等參數(shù)要求的差異逐漸變大。傳感器中需要集成多個不同性能的ADC來滿足功能需求，這就增大了芯片面積和功耗，從而增加了設(shè)計成本。為了減小這些影響，本文設(shè)計了一種可重構(gòu)的Algorithmic-∑Δ ADC。該結(jié)構(gòu)可以通過改變對每一次采樣到的輸入信號的轉(zhuǎn)換周期數(shù)，實現(xiàn)不同的轉(zhuǎn)換精度和速度，而不需要以提高功耗或者芯片面積為代價。
　　首先分析了現(xiàn)有可重構(gòu)ADC的基本架構(gòu)和性能特點，

2、根據(jù)低功耗傳感器的應(yīng)用環(huán)境要求，綜合考慮速度、精度、功耗、面積等各方面因素，確定了本文設(shè)計的可重構(gòu)ADC的架構(gòu)，是一種基于兩步式工作原理的結(jié)構(gòu)，采用Algorithmic ADC和Sigma-Delta ADC相結(jié)合的方法。并介紹了可重構(gòu)ADC的工作原理。
　　然后分析了可重構(gòu)Algorithmic-∑Δ ADC中存在的各種非理想因素，如開關(guān)的溝道電荷注入、導(dǎo)通電阻的非線性、kT/C噪聲以及運放的噪聲和有限直流增益等。并基于MAT

3、LAB軟件對ADC的模擬部分進(jìn)行了建模分析與仿真，確定了各非理想因素對系統(tǒng)性能的影響程度，在此基礎(chǔ)上確定了各模塊的設(shè)計指標(biāo)，為電路級設(shè)計提供指導(dǎo)。
　　最后基于TSMC0.18μm CMOS工藝完成了可重構(gòu)Algorithmic-∑Δ ADC中的關(guān)鍵電路的設(shè)計與仿真驗證，如兩相非交疊時鐘電路、可重構(gòu)開關(guān)電容電路及其時鐘復(fù)位控制電路、高性能比較器電路等。利用了一階Sigma-Delta調(diào)制器和Algorithmic ADC電路結(jié)構(gòu)的