基于FPGA的多通道數(shù)字接收機設(shè)計與實現(xiàn).pdf

1、第三次科技信息技術(shù)革命后，現(xiàn)代戰(zhàn)爭早已和以往的戰(zhàn)爭形勢有了很大的不同，戰(zhàn)爭不再比拼兵力。在未來的戰(zhàn)爭中的部隊、裝備以及戰(zhàn)場都將會是數(shù)字化的，而數(shù)字化的關(guān)鍵是信息的獲取。信息的獲取以及安全傳輸將是未來戰(zhàn)爭的重要組成部分。在電子偵察系統(tǒng)中，最重要的部分莫過于電子偵察接收機，它的主要功能是接收戰(zhàn)場復(fù)雜的電磁環(huán)境下的復(fù)合信號，并且從中篩選分析出有效的信息。
　　本文所設(shè)計的一種多通道數(shù)字接收機包含了理想化數(shù)字接收機的主要特點。多通道數(shù)字接

2、收機通過六個模數(shù)轉(zhuǎn)換器通道對信號進行欠采樣處理，并由 FPGA對信號進行數(shù)字下變頻（DDC）以及離散時間傅里葉變換（DTFT）處理，將得到的有效頻譜信息按照約束的協(xié)議傳到后級上位機。由于采用了多信道并行處理的方式，顯著的增加了單臺數(shù)字接收機的信息處理容量。而數(shù)字下變頻以及離散時間傅里葉變換處理等工作都在 FPGA中完成，顯著的降低了接收機的硬件復(fù)雜程度，提高了信號的實時處理能力，和信號的截獲概率。
　　為了提高設(shè)計的質(zhì)量，合理設(shè)計

3、各種參數(shù)，系統(tǒng)在前期論證的時候采用了大量的理論仿真，最終確定了系統(tǒng)對輸入中頻信號的算法處理流程以及具體的參數(shù)。
　　本設(shè)計的硬件系統(tǒng)采用了六路模數(shù)轉(zhuǎn)換通道，對輸入的中頻信號進行帶通采樣，采樣數(shù)據(jù)交由FPGA進行理論算法方面的處理，F(xiàn)PGA將處理后的數(shù)據(jù)，存儲到兩片DDR II芯片中。最終按照上位機的具體參數(shù)要求，通過通信接口傳輸?shù)缴衔粰C。本設(shè)計使用了時鐘分配芯片ICS853S111AI，輸出的七路時鐘分別供給六路ADC和一片F(xiàn)PG

4、A。
　　本文主要詳細介紹了設(shè)計的硬件部分，包括各種相關(guān)器件的選型以及外圍電路的設(shè)計，同時給出了在FPGA中所進行的信號處理算法的基本理論分析。此外，還對設(shè)計中的接口部分：ADC到FPGA間的數(shù)碼轉(zhuǎn)換、FPGA與上位機的通信協(xié)議以及程序設(shè)計、FPGA與DDR II芯片的數(shù)據(jù)存儲設(shè)計這三部分進行了介紹。
　　最后，對系統(tǒng)整體進行了封裝測試，首先測試了各個子模塊的功能，然后測試系統(tǒng)的整體性能以及與上位機的數(shù)據(jù)通信，最后將調(diào)試好的