基于FPGA的低頻時碼數(shù)字接收機設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩85頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著科技的發(fā)展，電子電路的設(shè)計正逐漸擺脫傳統(tǒng)的設(shè)計模式，而采用FPGA來設(shè)計電子電路正成為設(shè)計的趨勢。這是因為采用FPGA設(shè)計電子電路不僅開發(fā)時間短，資金投入相對少，且可將電路板級產(chǎn)品集成為芯片級產(chǎn)品。
　　 本論文針對低頻時碼授時系統(tǒng)設(shè)計并實現(xiàn)基于FPGA的數(shù)字化接收機。主要內(nèi)容有以下幾方面：
　　 (1)分析了低頻時碼授時接收機的發(fā)展趨勢。給出了軟件無線電技術(shù)定義和特點，分析了三種典型的軟件無線電結(jié)構(gòu)。在此基礎(chǔ)上，提

2、出了基于軟件無線電結(jié)構(gòu)的低頻時碼授時接收機的硬件平臺。
　　 (2)采用EAD的設(shè)計方法將接收機劃分為數(shù)據(jù)采集和處理系統(tǒng)和控制系統(tǒng)兩個大的部分組成，并對各部分繼續(xù)劃分為更小的模塊便于實現(xiàn)，文章給出了各模塊的邏輯關(guān)系和具體實現(xiàn)方法。更重要的是文章提出了整秒采集的接收機整體同步方法。
　　 (3)給出了基于FPGA的低頻時碼接收機的硬件組成。設(shè)計了針對前端輸入特點的ADC的差分輸入方式，設(shè)計了低頻時碼接收機的鍵盤、顯示、串口

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論