基于FPGA的低頻時(shí)碼數(shù)字接收機(jī)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著科技的發(fā)展，電子電路的設(shè)計(jì)正逐漸擺脫傳統(tǒng)的設(shè)計(jì)模式，而采用FPGA來(lái)設(shè)計(jì)電子電路正成為設(shè)計(jì)的趨勢(shì)。這是因?yàn)椴捎肍PGA設(shè)計(jì)電子電路不僅開(kāi)發(fā)時(shí)間短，資金投入相對(duì)少，且可將電路板級(jí)產(chǎn)品集成為芯片級(jí)產(chǎn)品。
　　 本論文針對(duì)低頻時(shí)碼授時(shí)系統(tǒng)設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的數(shù)字化接收機(jī)。主要內(nèi)容有以下幾方面：
　　 (1)分析了低頻時(shí)碼授時(shí)接收機(jī)的發(fā)展趨勢(shì)。給出了軟件無(wú)線(xiàn)電技術(shù)定義和特點(diǎn)，分析了三種典型的軟件無(wú)線(xiàn)電結(jié)構(gòu)。在此基礎(chǔ)上，提

2、出了基于軟件無(wú)線(xiàn)電結(jié)構(gòu)的低頻時(shí)碼授時(shí)接收機(jī)的硬件平臺(tái)。
　　 (2)采用EAD的設(shè)計(jì)方法將接收機(jī)劃分為數(shù)據(jù)采集和處理系統(tǒng)和控制系統(tǒng)兩個(gè)大的部分組成，并對(duì)各部分繼續(xù)劃分為更小的模塊便于實(shí)現(xiàn)，文章給出了各模塊的邏輯關(guān)系和具體實(shí)現(xiàn)方法。更重要的是文章提出了整秒采集的接收機(jī)整體同步方法。
　　 (3)給出了基于FPGA的低頻時(shí)碼接收機(jī)的硬件組成。設(shè)計(jì)了針對(duì)前端輸入特點(diǎn)的ADC的差分輸入方式，設(shè)計(jì)了低頻時(shí)碼接收機(jī)的鍵盤(pán)、顯示、串口