基于FPGA的多體制數(shù)字通信系統(tǒng)接收機的設計與實現(xiàn).pdf

1、全數(shù)字接收機在軟件無線電的概念提出后得到了快速的發(fā)展，根據(jù)其思想，在通信系統(tǒng)的設計實現(xiàn)中就是要把A/D、D/A放在離天線更近的地方。對于多體制數(shù)字接收機實驗系統(tǒng)來說，它將多種速率、多種調制解調方式、多種編譯碼、任意路復用結合在一起，實現(xiàn)內(nèi)容廣泛。而在實驗室現(xiàn)有通信實驗設備中，每個實驗單元獨立運行且功能單一，無法完成系統(tǒng)級的實驗操作。本文總結上述通信實驗設備的不足，利用FPGA的集成度高和現(xiàn)場可編程的特點，設計出具有可驗證性的系統(tǒng)性的多體

2、制數(shù)字接收機實驗系統(tǒng)。
　　本文設計并實現(xiàn)了一個既有別于傳統(tǒng)實驗箱又不同于實際通信系統(tǒng)的多體制通用數(shù)字無線通信的實驗系統(tǒng)，可提供開放具有可操作性的軟件、硬件平臺。學生在本實驗系統(tǒng)中不僅能夠完成現(xiàn)有單獨模塊的實驗內(nèi)容，還能夠進行模塊間及系統(tǒng)級的通信實驗內(nèi)容，同時也可以自己動手進行設計和驗證，這對幫助學生理解其知識和培養(yǎng)實踐動手能力大有幫助。
　　本文根據(jù)通信系統(tǒng)的基本模型，將此次設計的多體制數(shù)字接收機劃分以下部分:中頻解調同步

3、模塊、下變頻模塊、解交織模塊、譯碼模塊及分接模塊，另外根據(jù)系統(tǒng)的需要，同時還設計了載波發(fā)生器模塊、系統(tǒng)時鐘分頻模塊和控制解析模塊。在中頻解調同步模塊中，為了節(jié)省FPGA內(nèi)部資源，對ASK、FSK、DPSK和QPSK信號都采用統(tǒng)一的相干解調方式，利用全數(shù)字COSTAS環(huán)載波提取技術及GARDNER位同步算法進行中頻解調與同步。在譯碼模塊中，對通信原理課程中的漢明編碼和奇偶校驗碼兩個基本編譯碼方式進行了設計與實現(xiàn)。分接模塊中運用時分復用的思

4、想，可完成對2-32路信號幀的任意路分接。載波發(fā)生器利用DDS技術，可生成高頻率分辨率的任意形狀的波形。
　　本文根據(jù)通信工程專業(yè)課程的相關內(nèi)容以及相關文獻，提煉出數(shù)字接收機中各個模塊的模型，對各個模型在FPGA中進行設計與實現(xiàn)。同時，針對數(shù)字接收機中個模塊需要的資源不同，選取合適的FPGA芯片并給出其硬件電路設計。最后給出了各模塊在FPGA內(nèi)部的實現(xiàn)過程，對本次設計的數(shù)字接收機進行系統(tǒng)仿真、測試與分析。測試結果顯示，能夠完成對接