基于FPGA的多體制數(shù)字通信系統(tǒng)接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、全數(shù)字接收機(jī)在軟件無(wú)線(xiàn)電的概念提出后得到了快速的發(fā)展，根據(jù)其思想，在通信系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)中就是要把A/D、D/A放在離天線(xiàn)更近的地方。對(duì)于多體制數(shù)字接收機(jī)實(shí)驗(yàn)系統(tǒng)來(lái)說(shuō)，它將多種速率、多種調(diào)制解調(diào)方式、多種編譯碼、任意路復(fù)用結(jié)合在一起，實(shí)現(xiàn)內(nèi)容廣泛。而在實(shí)驗(yàn)室現(xiàn)有通信實(shí)驗(yàn)設(shè)備中，每個(gè)實(shí)驗(yàn)單元獨(dú)立運(yùn)行且功能單一，無(wú)法完成系統(tǒng)級(jí)的實(shí)驗(yàn)操作。本文總結(jié)上述通信實(shí)驗(yàn)設(shè)備的不足，利用FPGA的集成度高和現(xiàn)場(chǎng)可編程的特點(diǎn)，設(shè)計(jì)出具有可驗(yàn)證性的系統(tǒng)性的多體

2、制數(shù)字接收機(jī)實(shí)驗(yàn)系統(tǒng)。
　　本文設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)既有別于傳統(tǒng)實(shí)驗(yàn)箱又不同于實(shí)際通信系統(tǒng)的多體制通用數(shù)字無(wú)線(xiàn)通信的實(shí)驗(yàn)系統(tǒng)，可提供開(kāi)放具有可操作性的軟件、硬件平臺(tái)。學(xué)生在本實(shí)驗(yàn)系統(tǒng)中不僅能夠完成現(xiàn)有單獨(dú)模塊的實(shí)驗(yàn)內(nèi)容，還能夠進(jìn)行模塊間及系統(tǒng)級(jí)的通信實(shí)驗(yàn)內(nèi)容，同時(shí)也可以自己動(dòng)手進(jìn)行設(shè)計(jì)和驗(yàn)證，這對(duì)幫助學(xué)生理解其知識(shí)和培養(yǎng)實(shí)踐動(dòng)手能力大有幫助。
　　本文根據(jù)通信系統(tǒng)的基本模型，將此次設(shè)計(jì)的多體制數(shù)字接收機(jī)劃分以下部分:中頻解調(diào)同步

3、模塊、下變頻模塊、解交織模塊、譯碼模塊及分接模塊，另外根據(jù)系統(tǒng)的需要，同時(shí)還設(shè)計(jì)了載波發(fā)生器模塊、系統(tǒng)時(shí)鐘分頻模塊和控制解析模塊。在中頻解調(diào)同步模塊中，為了節(jié)省FPGA內(nèi)部資源，對(duì)ASK、FSK、DPSK和QPSK信號(hào)都采用統(tǒng)一的相干解調(diào)方式，利用全數(shù)字COSTAS環(huán)載波提取技術(shù)及GARDNER位同步算法進(jìn)行中頻解調(diào)與同步。在譯碼模塊中，對(duì)通信原理課程中的漢明編碼和奇偶校驗(yàn)碼兩個(gè)基本編譯碼方式進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。分接模塊中運(yùn)用時(shí)分復(fù)用的思

4、想，可完成對(duì)2-32路信號(hào)幀的任意路分接。載波發(fā)生器利用DDS技術(shù)，可生成高頻率分辨率的任意形狀的波形。
　　本文根據(jù)通信工程專(zhuān)業(yè)課程的相關(guān)內(nèi)容以及相關(guān)文獻(xiàn)，提煉出數(shù)字接收機(jī)中各個(gè)模塊的模型，對(duì)各個(gè)模型在FPGA中進(jìn)行設(shè)計(jì)與實(shí)現(xiàn)。同時(shí)，針對(duì)數(shù)字接收機(jī)中個(gè)模塊需要的資源不同，選取合適的FPGA芯片并給出其硬件電路設(shè)計(jì)。最后給出了各模塊在FPGA內(nèi)部的實(shí)現(xiàn)過(guò)程，對(duì)本次設(shè)計(jì)的數(shù)字接收機(jī)進(jìn)行系統(tǒng)仿真、測(cè)試與分析。測(cè)試結(jié)果顯示，能夠完成對(duì)接