CMOS硅像素探測器高速數(shù)據(jù)測試系統(tǒng).pdf

1、2012年歐洲核子中心宣布在大型強子對撞機上發(fā)現(xiàn)了希格斯粒子，希格斯粒子是“標準模型”中解釋物質(zhì)質(zhì)量起源的粒子，標志著“標準模型”的完成和一個新時代的開始。國內(nèi)高能物理界提出的CEPC(環(huán)形正負電子對撞機，Circular Electron PositronCollider)是以超高能環(huán)形加速器為核心的世界級大型加速器，可以精確測量希格斯玻色子的各種屬性，通過測量值與“標準模型”預言之間偏差的分析，可以尋找“新物理”的蛛絲馬跡，這對探測

2、技術(shù)提出了很高的要求。隨著粒子探測技術(shù)的快速發(fā)展，硅像素探測器因為其優(yōu)異的性能，逐漸成為發(fā)展的熱點。
　　CEPC最內(nèi)層的頂點探測器需要采用高空間分辨率、高收集效率、高系統(tǒng)集成度且低功耗的硅像素探測器。CMOS(互補金屬氧化物半導體，Complementary Metal OxideSemiconductor)硅像素探測器可以滿足上述性能要求，是CEPC頂點探測器的很好選擇。為了對CMOS硅像素探測器芯片的性能進行詳細研究，需要設

3、計一個可以實現(xiàn)高速數(shù)據(jù)傳輸和儲存功能的測試系統(tǒng)，獲取CMOS硅像素探測器芯片的信號數(shù)據(jù)。
　　本文介紹了CMOS硅像素探測器的結(jié)構(gòu)布局，探測器數(shù)據(jù)傳輸率。并根據(jù)CMOS探測器的測試需求，基于FPGA(現(xiàn)場可編程邏輯門陣列，F(xiàn)ield Programmable Gate Array)及PCI Express總線設計了一種高速數(shù)據(jù)測試系統(tǒng)，系統(tǒng)的數(shù)據(jù)傳輸率能達到6Gb/s。經(jīng)過實驗測試，該系統(tǒng)在數(shù)據(jù)獲取速度和誤碼率的性能優(yōu)異，滿足CM