基于摻雜修正型硬件木馬設(shè)計研究.pdf

1、隨著全球經(jīng)濟(jì)的高速發(fā)展，信息技術(shù)得到了廣泛使用，但安全形勢也相當(dāng)嚴(yán)峻，尤其是支撐信息技術(shù)發(fā)展的IC產(chǎn)業(yè)，近幾年也出現(xiàn)了諸多安全問題。其中硬件木馬造成的危害特別嚴(yán)重，為了改變這種被動局面，進(jìn)行硬件木馬的研究顯得十分必要。所以，本文建立了摻雜修正型硬件木馬IC設(shè)計體系，根據(jù)該體系進(jìn)行摻雜修正型硬件木馬設(shè)計研究。首先利用TCAD工具對底層器件進(jìn)行建模仿真，利用器件模型搭建基本電路并驗證；然后完成木馬標(biāo)準(zhǔn)單元的設(shè)計和物理信息的提?。蛔詈髮⒂布?/p>

2、馬設(shè)計與標(biāo)準(zhǔn)IC設(shè)計流程相結(jié)合，完成AES木馬電路設(shè)計。本文主要工作內(nèi)容如下：
　　第一，詳細(xì)闡述了硬件木馬的定義、特征、分類和檢測方法等方面的內(nèi)容；根據(jù)當(dāng)前硬件木馬的研究現(xiàn)狀，給出摻雜修正型硬件木馬的可行性分析，并建立起摻雜修正型硬件木馬IC設(shè)計體系。論文依照該體系展開說明。
　　第二，針對摻雜修正型硬件木馬進(jìn)行理論分析，建立器件模型，利用相關(guān)工具進(jìn)行器件模型仿真，分析仿真結(jié)果并對模型進(jìn)行修正。利用建立的基本器件模型搭建“

3、壹”型木馬電路和“零”型木馬電路進(jìn)行混仿，模擬木馬電路在實際工作中的輸出特性。
　　第三，建立標(biāo)準(zhǔn)單元原理圖轉(zhuǎn)換平臺，根據(jù)原理圖連接關(guān)系和版圖結(jié)構(gòu)對單元輸出部分進(jìn)行修改，最終完成組合單元、時序單元和特殊單元的三種不同類型木馬單元的版圖實現(xiàn)，并對木馬單元版圖進(jìn)行DRC、LVS物理驗證。對通過物理驗證的木馬標(biāo)準(zhǔn)單元進(jìn)行物理信息特征化提取，以方便后期調(diào)用。
　　第四，將硬件木馬設(shè)計與標(biāo)準(zhǔn)IC設(shè)計流程相結(jié)合。首先完成目標(biāo)電路RTL代