基于提高觸發(fā)效率的硬件木馬檢測方法研究.pdf

1、硬件木馬是對集成電路中添加的惡意模塊的統(tǒng)稱，其目的是使集成電路在特定條件下泄露信息或不能正常工作。集成電路由于自身設計和制造的特點很容易被嵌入硬件木馬，例如設計中使用不可信的IP核、EDA工具、庫單元，或是制造時送到不可信的代工廠，都有可能引入硬件木馬到集成電路中。集成電路的應用涉及到國家安全、通信、金融等重要領域的所有關鍵設備。如果嵌入硬件木馬的集成電路被應用到這些領域可能會引起災難性后果，所以確保集成電路中不含有硬件木馬是十分重要的

2、。
　　為了解決這一問題，本文對如何快速、高效地檢測制造階段嵌入的數(shù)字型硬件木馬進行了研究。本文首先對硬件木馬的觸發(fā)模型進行分析，得出稀有邏輯值出現(xiàn)概率小和內(nèi)部節(jié)點可控性差是制約硬件木馬被觸發(fā)的兩個關鍵因素。在此基礎上，本文提出一種提高硬件木馬活性的觸發(fā)方案:利用集成電路的固有掃描鏈結構將集成電路分割成以芯片輸入、輸出和掃描鏈為邊界的組合邏輯塊，提高內(nèi)部節(jié)點的可控性;對ATPG生成的備選向量再優(yōu)化，用于提高稀有邏輯值的出現(xiàn)概率。在

3、提高硬件木馬活性的觸發(fā)方案的基礎上，本文設計了一種同時使用邏輯測試法和旁路分析法的硬件木馬檢測方案。最后分別對硬件木馬觸發(fā)與檢測的效果進行了仿真驗證。
　　實驗結果表明:(1)在基于邏輯測試法的檢測方案中，與常用的ATPG技術生成的測試向量相比，本文提出的提高木馬活性的觸發(fā)方案能夠以更短的時間觸發(fā)更多的硬件木馬，并且這種優(yōu)勢隨著硬件木馬觸發(fā)難度的增加而增加，最多可多觸發(fā)21.96％的組合觸發(fā)型硬件木馬并縮短97.02％的平均觸發(fā)時