基于FPGA的硬件木馬檢測.pdf

1、當前，集成電路芯片已經滲透到現代科技的各個領域，對科技發(fā)展起著越來越大的推動作用，與此同時，針對芯片的攻擊行為也越來越普遍。例如，芯片的設計與制造過程相分離這一趨勢，導致芯片在外包制造過程中存在風險，部分不可信制造商可能更改芯片的原始設計，嵌入所謂的“硬件木馬”電路，并在特定的觸發(fā)激活條件下實現破壞性功能或泄漏芯片內部秘密信息，由于針對芯片硬件設計的木馬攻擊能夠影響大量的器件并且檢測困難，因此“硬件木馬”被認為是對所有安全模型的一個重大

2、威脅。
　　 本文首先介紹了硬件木馬的概念及其基本原理以及國內外發(fā)展現狀;接著按照一定的分類標準，詳細說明了硬件木馬的分類;然后探究了硬件木馬的植入方式;最后重點介紹了硬件木馬的檢測方法。
　　 本論文完成的研究工作主要包括:
　　 1.完成了硬件木馬檢測平臺的設計，包括總體設計、硬件部分的設計及軟件部分的設計。該平臺由三部分構成:PC上位機、示波器和以FPGA芯片為核心的PCB檢測板。檢測平臺軟件部分即Veri

3、log語言描述的邏輯設計。
　　 2.在檢測平臺的FPGA芯片中設計并實現了AES加密的目標電路和一種電磁泄露型硬件木馬。使用Verilog HDL語言實現了原始AES的加密算法電路，通過串口輸入128位的明文和密鑰，輸出128位密文。查看輸出128位的密文就可以判斷AES電路是否正確。在AES原始電路中植入硬件木馬，128位密鑰能夠被木馬通過電磁泄漏出去，在一定的距離內，普通收音機能接受到128位的密鑰信息。因此我們可以得到結

4、論:設計的電磁泄漏型木馬隱蔽而且成功的竊取了秘密信息。
　　 3.基于LabVIEW開發(fā)了自動測試平臺。該平臺主要能自動發(fā)送并接受明文、密鑰和密文，將FPGA芯片的功耗數據自動采集并保存到excel中。該自動測試平臺能減少實驗中的人為干擾和失誤、提高實驗效率。
　　 4.研究了基于多參數的硬件木馬檢測方法，并在檢測平臺上開展了硬件木馬檢測實驗。該檢測方法將芯片供電電流與晶體管的工作頻率相關聯，利用兩者之間的聯系來輔助硬件