大尺寸測(cè)量信息高速并行處理技術(shù)研究.pdf

1、對(duì)航空、航天等工業(yè)中的大部件進(jìn)行視覺(jué)測(cè)量時(shí)，測(cè)量信息具有尺寸大、分辨率高的特點(diǎn)。研究測(cè)量信息快速實(shí)時(shí)并行處理技術(shù)，設(shè)計(jì)與開發(fā)高性能測(cè)量信息處理系統(tǒng)，對(duì)新型測(cè)量?jī)x的研發(fā)具有重大意義。本文對(duì)測(cè)量系統(tǒng)的并行處理關(guān)鍵技術(shù)進(jìn)行深入研究，提出并設(shè)計(jì)了一種基于八核DSP的嵌入式并行信息處理系統(tǒng)，研究?jī)?nèi)容主要包括:
　　首先，對(duì)大尺寸測(cè)量信息處理系統(tǒng)需求進(jìn)行分析，并針對(duì)系統(tǒng)特點(diǎn)和性能要求，提出基于C6678的多核DSP的并行處理方案。對(duì)多核硬件技

2、術(shù)以及多核并行開發(fā)技術(shù)進(jìn)行概述，分析出系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)將面臨的主要關(guān)鍵技術(shù)問(wèn)題。
　　其次，為最大程度地提高并行效率，對(duì)多核DSP并行系統(tǒng)中的任務(wù)分配模型、核間通信技術(shù)以及數(shù)據(jù)存儲(chǔ)交互技術(shù)等關(guān)鍵技術(shù)進(jìn)行研究。結(jié)合搭建的硬件平臺(tái)，設(shè)計(jì)針對(duì)關(guān)鍵技術(shù)的性能試驗(yàn)。通過(guò)試驗(yàn)研究，設(shè)計(jì)基于IPC MessageQ的內(nèi)核通信機(jī)制以降低間通信成本;采用高速數(shù)據(jù)存儲(chǔ)方式以提高數(shù)據(jù)訪問(wèn)效率，并設(shè)計(jì)了基于EDMA的高效數(shù)據(jù)搬運(yùn)策略。
　　然后，設(shè)計(jì)

3、了以TI C6678 DSP處理器為核心的系統(tǒng)硬件電路，圍繞C6678和FPGA進(jìn)行外圍電路設(shè)計(jì)，解決了高性能信息處理板卡的整體設(shè)計(jì)、復(fù)雜電源系統(tǒng)設(shè)計(jì)以及高速數(shù)據(jù)傳輸電路設(shè)計(jì)等技術(shù)難題。
　　最后，在CCS環(huán)境下搭建基于MCSDK組件和SYS/BIOS的軟件開發(fā)環(huán)境，通過(guò)多核編程實(shí)現(xiàn)圖像處理算法實(shí)例。設(shè)計(jì)單核試驗(yàn)對(duì)所實(shí)現(xiàn)的算法進(jìn)行驗(yàn)證;設(shè)計(jì)多核試驗(yàn)對(duì)并行處理性能進(jìn)行分析。試驗(yàn)結(jié)果表明本文搭建的硬件平臺(tái)和采用的多核并行處理方案具有比