一種應(yīng)用于CDR的自適應(yīng)帶寬鎖相環(huán)設(shè)計(jì).pdf

1、隨著時(shí)代的進(jìn)步，現(xiàn)代多媒體應(yīng)用對(duì)數(shù)據(jù)傳輸?shù)乃俾屎唾|(zhì)量提出了更高的要求，市場(chǎng)的需求促使了高速連接系統(tǒng)的快速發(fā)展。時(shí)鐘數(shù)據(jù)恢復(fù)電路(Clock Data Recovery, CDR)是高速連接系統(tǒng)的重要組成部分，而作為核心部分的鎖相環(huán)直接決定了CDR系統(tǒng)的性能，從而高性能鎖相環(huán)(Phase-Locked Loop, PLL)的設(shè)計(jì)是解決高速數(shù)據(jù)通信中的關(guān)鍵技術(shù)。
　　本文的主要工作是對(duì)應(yīng)用于CDR的多相位自適應(yīng)帶寬鎖相環(huán)的研究與設(shè)計(jì)，

2、結(jié)合對(duì)鎖相環(huán)系統(tǒng)原理的深入研究，在對(duì)鎖相環(huán)系統(tǒng)帶寬與速度、噪聲相矛盾的情況探索后，總結(jié)出了系統(tǒng)根據(jù)不同參考頻率自動(dòng)調(diào)節(jié)帶寬的技術(shù)。本設(shè)計(jì)通過(guò)將參考頻率劃分為不同的頻段，并結(jié)合對(duì)壓控振蕩器的控制電壓進(jìn)行實(shí)時(shí)監(jiān)控來(lái)動(dòng)態(tài)調(diào)節(jié)電荷泵的上下拉電流與環(huán)路濾波器的電阻達(dá)到對(duì)鎖相環(huán)系統(tǒng)帶寬自動(dòng)調(diào)節(jié)的目的，從而使得在輸入?yún)⒖碱l率較寬的系統(tǒng)里，鎖相環(huán)都有較好的性能。在設(shè)計(jì)鎖相環(huán)時(shí)緊扣高速與低抖動(dòng)兩個(gè)設(shè)計(jì)指標(biāo)，采用華虹宏力提供的0.18μm CMOS工藝對(duì)鎖

3、相環(huán)進(jìn)行了系統(tǒng)級(jí)到電路級(jí)的設(shè)計(jì)與仿真，在不同工藝角條件下的仿真結(jié)果表明本設(shè)計(jì)的鎖相環(huán)系統(tǒng)可以提供高度穩(wěn)定的2MHz-250MHz的十相位時(shí)鐘，鎖定在250MHz時(shí)的峰峰抖動(dòng)值僅150ps，系統(tǒng)整體功耗49.5mW，可很好的應(yīng)用于數(shù)據(jù)流在20Mbps-2.5Gbps的CDR系統(tǒng)電路中。
　　鎖相環(huán)系統(tǒng)可以說(shuō)是大多數(shù)電子產(chǎn)品的心臟，其提供的時(shí)鐘頻率與穩(wěn)定性直接決定了產(chǎn)品性能。因此不管是從CDR發(fā)展的角度來(lái)講，還是從低功耗、寬頻帶、高穩(wěn)