隨機(jī)工藝偏差下的互連線寄生電容參數(shù)提取算法研究.pdf

1、集成電路的發(fā)展遵循摩爾定律，已經(jīng)達(dá)到納米級(jí)階段。隨著集成電路特征尺寸的不斷縮小，工藝偏差對(duì)集成電路性能的影響越來越嚴(yán)重。在集成電路問題分析中考慮工藝偏差已經(jīng)成為一個(gè)熱門課題。
　　 為了分析集成電路的性能，就需要提取互連線的寄生參數(shù)來建立電路的RLC等效模型。在考慮隨機(jī)性的工藝偏差后，互連線寄生參數(shù)提取問題就變成一個(gè)隨機(jī)方程求解問題，本文研究了基于多項(xiàng)式混沌展開的隨機(jī)配點(diǎn)方法求解此問題。隨機(jī)配點(diǎn)方法的思想是用一組正交多項(xiàng)式來逼近

2、待求的未知隨機(jī)量，將隨機(jī)方程的求解轉(zhuǎn)化為對(duì)采樣點(diǎn)上的確定方程的求解。通過均勻介質(zhì)和分層介質(zhì)兩種情況下的電容提取算例，對(duì)隨機(jī)配點(diǎn)方法的計(jì)算精度和計(jì)算效率進(jìn)行了分析。隨機(jī)配點(diǎn)方法與傳統(tǒng)的蒙特卡洛方法有著同樣的計(jì)算精度，基于稀疏網(wǎng)格方法選取的采樣點(diǎn)的個(gè)數(shù)很少，因此大大節(jié)省了計(jì)算時(shí)間。
　　 但當(dāng)導(dǎo)體表面的面元個(gè)數(shù)很多時(shí)，間接邊界元法求解采樣點(diǎn)上電容提取確定性方程所需的內(nèi)存是計(jì)算機(jī)所無法承受的。本文提出使用IE-FFT算法來加速邊界元方

3、法中的矩陣運(yùn)算，在相同的面元數(shù)目下，IE-FFT算法具有足夠的計(jì)算精度，且計(jì)算復(fù)雜度比基于矩量法的邊界元方法小，所需的內(nèi)存也比較少。
　　 對(duì)于實(shí)際的問題，互連線的隨機(jī)工藝偏差不再是簡(jiǎn)單地服從高斯分布，本文研究了一種廣義隨機(jī)配點(diǎn)方法，將服從任意分布的工藝偏差的采樣值通過主元分析和獨(dú)立元分析方法，獲得工藝偏差的相互獨(dú)立的主元。利用三項(xiàng)迭代公式推導(dǎo)出獨(dú)立主元的多項(xiàng)式混沌，作為廣義隨機(jī)配點(diǎn)方法的正交展開基。而基于廣義稀疏網(wǎng)格方法的采樣