版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著半導(dǎo)體工藝技術(shù)的進(jìn)步,集成電路的飛速發(fā)展,靜電放電(Electrostatic Discharge,ESD)對集成電路產(chǎn)品可靠性影響日益嚴(yán)重,ESD保護(hù)面臨重重困難和挑戰(zhàn)。尤其是在高頻工作狀態(tài)下電路的ESD保護(hù),高魯棒性ESD保護(hù)器件所帶來的寄生電容會(huì)對電路產(chǎn)生很大的影響。本文針對ESD保護(hù)器件的寄生電容展開了研究,并進(jìn)行了優(yōu)化。
本文首先研究了常用 ESD保護(hù)器件二極管、MOSFET和 SCR(Silicon Contr
2、olled Rectifier)的工作原理和寄生電容特性。二極管正向ESD保護(hù)能力強(qiáng),寄生電容??;MOSFET由于柵結(jié)構(gòu)的存在帶來了大量的寄生電容,不適合用于高頻下的ESD保護(hù);SCR能在較小的芯片面積下達(dá)到很強(qiáng)的ESD保護(hù)能力,寄生電容較小,但也存在觸發(fā)電壓高維持電壓低的缺點(diǎn)。
針對正向二極管ESD電流泄放能力強(qiáng)寄生電容小的特點(diǎn),研究了N+/Psub二極管尺寸對其寄生電容的影響,并提出了通過優(yōu)化二極管版圖結(jié)構(gòu),增加p-n結(jié)周
3、長面積比的方法降低其寄生電容,從而設(shè)計(jì)了華夫餅形和八邊形二極管版圖以及對應(yīng)的去除N+注入?yún)^(qū)中間部分的帶孔二極管版圖。帶孔版圖的低寄生電容特性要明顯優(yōu)于無孔版圖,在不同尺寸下寄生電容降低了16%到40%不等。八邊形二極管的低寄生電容特性要比華夫餅形優(yōu)秀,反映低寄生電容特性的品質(zhì)因數(shù)有明顯提高。
針對SCR器件寄生電容小觸發(fā)電壓高維持電壓低的特點(diǎn),研究優(yōu)化了SCR版圖和能降低觸發(fā)電壓的MSCR版圖,通過華夫餅型SCR和MSCR的版
4、圖設(shè)計(jì)可以在保持ESD保護(hù)能力的基礎(chǔ)上降低寄生電容。同時(shí)通過降低MSCR的觸發(fā)區(qū)面積可以有效降低其寄生電容,并保持觸發(fā)電壓不變。此外還研究了雙向SCR的寄生電容特性,雙向SCR可以通過內(nèi)部兩組寄生電容相互串聯(lián)降低寄生電容。利用這一優(yōu)勢,通過添加觸發(fā)區(qū)降低其觸發(fā)電壓并通過調(diào)整P阱中的N+區(qū)與N阱的距離調(diào)節(jié)其維持電壓,但這也會(huì)增加其寄生電容。最終PMDDSCR能夠在17V左右觸發(fā),維持電壓在4~9V之間可調(diào),寄生電容最大可以保持在200fF
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于不同工藝的低電容ESD保護(hù)器件的研究.pdf
- 基于SCR的ESD保護(hù)器件研究.pdf
- 基于0.6μmcmos工藝esd保護(hù)器件研究
- 集成電路靜電放電(ESD)保護(hù)器件及其保護(hù)機(jī)理的研究.pdf
- 電感器中寄生電容的去除方法研究.pdf
- 基于半解析法MOSFET寄生電容的研究.pdf
- 200V SOI工藝高壓ESD保護(hù)器件設(shè)計(jì).pdf
- 納米工藝集成電路的互連線寄生電容參數(shù)提取.pdf
- 基于靜電感應(yīng)晶閘管的ESD保護(hù)器件設(shè)計(jì)與分析.pdf
- 考慮懸浮啞元的互連電路寄生電容提取算法研究.pdf
- 基于矩陣磁結(jié)構(gòu)的平面電感寄生電容優(yōu)化設(shè)計(jì)
- 基于CBCM方法的MOSFET寄生電容測量方法設(shè)計(jì).pdf
- 隨機(jī)工藝偏差下的互連線寄生電容參數(shù)提取算法研究.pdf
- 射頻LDMOS器件結(jié)構(gòu)和ESD保護(hù)研究.pdf
- RF LDMOS器件的柵極ESD保護(hù)設(shè)計(jì)與研究.pdf
- 特高壓換流閥塔寄生電容參數(shù)提取及沖擊特性試驗(yàn)研究.pdf
- MOS器件ESD特性研究.pdf
- 一種抗浪涌保護(hù)器件的研制.pdf
- 抗ESD SOI LIGBT器件的研究.pdf
- 用于火警和安防系統(tǒng)的電路保護(hù)器件
評論
0/150
提交評論