2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩64頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、嵌入式系統(tǒng)對(duì)性能、成本、功耗和面積等有著嚴(yán)格的要求，可配置RISC核可以讓設(shè)計(jì)人員根據(jù)目標(biāo)算法對(duì)處理器進(jìn)行優(yōu)化配置，在不失可編程性的前提下，得到嵌入式特定應(yīng)用的最佳處理器配置。
　　本論文在分析嵌入式系統(tǒng)應(yīng)用需求的基礎(chǔ)上，設(shè)計(jì)開發(fā)了一款可配置RISC核。最小RISC核采用了四譯碼、雙發(fā)射結(jié)構(gòu)，具有63條基本指令、一個(gè)ALU和一個(gè)訪存部件?？蓴U(kuò)展結(jié)構(gòu)包括高性能浮點(diǎn)部件、SIMD指令擴(kuò)展、專用處理單元以及專用I/O接口等，用戶可以根據(jù)

2、自己的需求對(duì)這些結(jié)構(gòu)進(jìn)行配置和擴(kuò)展。采用VerilogHDL，完成了可配置RISC核基本結(jié)構(gòu)和擴(kuò)展功能部件的RTL設(shè)計(jì)、DC綜合及時(shí)序分析。在SMIC0.13μm工藝條件下，最小RISC核的邏輯門數(shù)為2.76萬(wàn)門，時(shí)序分析結(jié)果表明，工作頻率可達(dá)330MHz。將設(shè)計(jì)進(jìn)行FPGA原型驗(yàn)證，在XilinxVirtex-6XC6VLX240T上實(shí)現(xiàn)，頻率達(dá)200MHz，消耗LUT8375個(gè)。
　　本論文采用的是VMM驗(yàn)證平臺(tái)。該驗(yàn)證平臺(tái)通

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論