SDR中通用可編程零次群復(fù)分接芯片及其板級驗證系統(tǒng)設(shè)計.pdf

1、本課題源于廣西信息與通訊技術(shù)重點實驗室主任基金項目,主要研究內(nèi)容為軟件無線電(SDR)中通用可編程零次群數(shù)字復(fù)、分接芯片及其板級驗證系統(tǒng)的設(shè)計與實現(xiàn)。實際應(yīng)用中該系統(tǒng)可滿足SDR多服務(wù)、多模式、可重構(gòu)、節(jié)省資源和智能化的需求。
　　SDR的不斷發(fā)展與完善,使其廣泛應(yīng)用在軍事、民用和航天等場合。對于零次群(基群以下)數(shù)據(jù)單獨開辟信道進(jìn)行傳輸將浪費大量的系統(tǒng)資源,也不利于SDR設(shè)備的系統(tǒng)集成化和體積小型化。目前已有的零次群復(fù)、分接設(shè)備

2、很少,智能化程度很低。
　　根據(jù)SDR中零次群數(shù)字復(fù)、分接具體參數(shù)及性能要求,論文首先確定了零次群數(shù)字復(fù)、分接系統(tǒng)的設(shè)計方案,并通過大量的實驗和仿真驗證了該方案的可行性。然后采用Quartus II軟件對可編程零次群數(shù)字復(fù)、分接芯片進(jìn)行設(shè)計、綜合、仿真驗證,并進(jìn)行了局部的版圖設(shè)計。最后采用Altium Designer軟件完成了板級驗證平臺設(shè)計,并完成了硬件平臺的裝配、聯(lián)調(diào)、下載和測試。實際的硬件測試結(jié)果充分證明了可編程零次群數(shù)字

3、復(fù)、分接芯片設(shè)計的可行性和板級驗證系統(tǒng)運行的可靠性。
　　論文完成的主要工作以及創(chuàng)新點如下:
　　(1)研究了數(shù)字、模擬鎖相環(huán)等多種時鐘提取方法,結(jié)合等精度測量的基本思想提出了一種新型快速的時鐘提取方案,進(jìn)而實現(xiàn)了對零次群數(shù)據(jù)的自適應(yīng)復(fù)、分接。
　　(2)設(shè)計實現(xiàn)了一種微控制器+U盤的 FPGA脫機(jī)重構(gòu)方案,可軟加載海量配置數(shù)據(jù);并與其它脫機(jī)重構(gòu)方案進(jìn)行了比較。
　　(3)實現(xiàn)了一種前向糾錯和具有快速同步特性的誤