AES算法的FPGA實現(xiàn)與分析.pdf

1、高級加密標準(AES)是美國國家標準與技術研究院(NIST)推出的新的聯(lián)邦信息處理標準(FIPS),以Rijndael算法為基礎。AES是128bit的分組對稱加解密標準,具有非常優(yōu)秀的加解密性能,且非常易于實現(xiàn)。AES具有的優(yōu)秀性能使其在推出后即受到廣泛關注,迅速取代了其前任標準 DES的角色,成為現(xiàn)在最廣泛使用的一種加密方法。
　　高級加密標準可以用軟件編程實現(xiàn)或純粹以硬件方式實現(xiàn)?，F(xiàn)場可編程門陣列(FPGA)可提供了一個更快

2、,更靈活、可定制的方案,本文重點調查研究用FPGA芯片和VHDL語言來實現(xiàn)AES算法,使用Altera公司的Quartus II軟件來仿真和優(yōu)化可綜合的VHDL代碼。為評估不同設計方案的性能和硬件消耗,加密和解密這兩種變換都用不同方案來實現(xiàn),并使用Altera的FPGA芯片來進行硬件評估。
　　本文給出了三種AES加密/解密128bit分組數(shù)據(jù)的不同設計方案,同時為這三種設計方案中實現(xiàn)了三種不同的密鑰擴展模塊,這個用來生成所有迭代

3、輪所需要的輪密鑰。第一種結構是 AES完全迭代結構,在所有的加解密輪迭代中復用同樣的硬件?？紤]吞吐量與硬件消耗比提出第二種結構,混合結構。混合結構是迭代結構和流水線結構的結合;其中這種混合結構可詳細分為單級流水線 AES結構和四級流水線AES結構。分析上面三種結構,給出了不同應用場合下的AES設計方案推薦。這三種結構都在Altera的FPGA上綜合和硬件實現(xiàn)了,同時對這三種結構進行了測試并使用片上邏輯分析儀進行了驗證?；A迭代 AES結