基于動態(tài)局部可重構FPGA的容錯技術研究.pdf

1、利用具有可重配置特性的現(xiàn)場可編輯門陣列(Field Programmable Gate Array，F(xiàn)PGA)可以在較短的時間內開發(fā)出穩(wěn)定性高且安全系數(shù)大的電子產(chǎn)品。將FPGA的動態(tài)局部可重構技術用于實現(xiàn)容錯系統(tǒng)，不僅提高了產(chǎn)品密度，縮短了開發(fā)周期，而且能保證系統(tǒng)的安全可靠，同時使硬件具備可重組性。
　　 本文研究的重點是利用動態(tài)局部可重構FPGA設計實現(xiàn)容錯系統(tǒng)，主要工作包括:深入研究了FPGA原理和設計流程，探索各種動態(tài)重構

2、系統(tǒng)設計方法，提出一種簡化的動態(tài)自重構系統(tǒng)的設計方案。運用基于早期獲取部分可重構(Early Access Partial Reconfiguration，EAPR)方法的原理及設計思想，在已存在的邏輯動態(tài)重構層次的基礎上，進一步簡化原有的設計流程，實現(xiàn)動態(tài)局部自重構。具體是依托Xilinx Virtex-4系列開發(fā)板，使用其配套工具，結合實例將所提出設計方法應用于容錯系統(tǒng)，通過動態(tài)重構假定模塊出錯，建立可靠的模塊化動態(tài)局部重構系統(tǒng)，證

3、明所提方法的可行性及優(yōu)越性。在實現(xiàn)局部動態(tài)重構的過程中，將整個容錯系統(tǒng)作為研究對象，建立初始設計平臺、劃分靜態(tài)與重構區(qū)域設定模塊、分別并行設計各個模塊、解決重構模塊與可重構模塊或與靜態(tài)模塊之間的通信問題、規(guī)劃設計約束、產(chǎn)生比特流文件、合并組裝。使用動態(tài)局部重構的方式完成故障恢復，簡化恢復過程，最終完成整個系統(tǒng)，提高糾錯速度。同時提出以內嵌的微處理器為核心的自重構方案，調度/管理芯片上的其他邏輯資源利用的是內部作為控制系統(tǒng)中心的硬核處理器