基于FPGA局部動態(tài)可重構(gòu)技術(shù)的可靠性系統(tǒng)實現(xiàn)與優(yōu)化.pdf

1、隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，基于SRAM的FPGA芯片內(nèi)部的硬件邏輯資源規(guī)模不斷擴(kuò)大，因此對其可靠性要求也不斷提高。三模冗余技術(shù)是一種由三個完全相同的復(fù)制電路模塊及一個多數(shù)表決器構(gòu)成的具有容錯功能的電路結(jié)構(gòu)，該技術(shù)可以為系統(tǒng)電路提供較高的可靠性，但需要使用大量的額外硬件資源實現(xiàn)，造成面積冗余問題。
　　局部動態(tài)可重構(gòu)技術(shù)是一種可以實時修改FPGA中局部電路功能，并且不會影響其電路其它部分的新技術(shù)。將局部動態(tài)可重構(gòu)技術(shù)應(yīng)用到傳統(tǒng)的

2、三模冗余結(jié)構(gòu)電路中，可以有效地解決面積冗余問題，然而由于該方法需要額外的重構(gòu)配置時間進(jìn)行重構(gòu)過程，會造成時間冗余問題。
　　為了解決局部動態(tài)可重構(gòu)技術(shù)所帶來的時間冗余問題，本文提出了一種全新的先行重構(gòu)配置算法，該算法核心思想是利用一個額外的可重構(gòu)區(qū)域，在當(dāng)前電路工作在第一個可重構(gòu)區(qū)域中時，將下一時刻需要的電路配置到第二個可重構(gòu)區(qū)域中。對基于先行重構(gòu)配置算法的三模冗余電路進(jìn)行分析，并與傳統(tǒng)的三模冗余結(jié)構(gòu)電路進(jìn)行比較。實際電路的實驗結(jié)