基于FPGA的動態(tài)可重構(gòu)AES加解密系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、隨著半導(dǎo)體技術(shù)的不斷發(fā)展，數(shù)字邏輯系統(tǒng)的功能越來越復(fù)雜。同時在另一方面FPGA(Field Programmable Gate Array)芯片的邏輯資源卻并不能滿足相應(yīng)復(fù)雜程度的系統(tǒng)的要求，而多片F(xiàn)PGA芯片的并聯(lián)雖然可以解決資源不夠用問題，但是卻不可避免的提高了成本。使得FPGA芯片具有功能自適應(yīng)性的動態(tài)可重構(gòu)技術(shù)逐漸成為解決這一問題的關(guān)鍵技術(shù)之一，并且成為近些年來高性能和低功耗方面的研究熱點。
　　 動態(tài)可重構(gòu)主要包括部分

2、重構(gòu)配置文件的生成，配置文件的動態(tài)寫入和配置任務(wù)的動態(tài)調(diào)度。動態(tài)可重構(gòu)系統(tǒng)可以在系統(tǒng)的運行過程中重構(gòu)指定位置的功能邏輯，而且無需停止非重構(gòu)區(qū)域的系統(tǒng)邏輯功能的執(zhí)行。僅當(dāng)需要執(zhí)行具體功能時，再將相應(yīng)的功能配置文件寫入到FPGA中，從而動態(tài)實現(xiàn)該功能。利用動態(tài)可重構(gòu)可以在有限的芯片面積上實現(xiàn)更多的邏輯，并有效的降低功耗。同時為系統(tǒng)提供了更高的容錯性和便利的升級模式。
　　 基于FPGA平臺的動態(tài)可重構(gòu)AES加解密系統(tǒng)采用AES加密解