局部動態(tài)可重構系統(tǒng)的設計與研究.pdf

1、隨著信息化社會的發(fā)展,人們對現代電子產品提出更高的要求,而傳統(tǒng)的計算方式日漸顯示出各自的局限性?，F場可編程門陣列（Field Programmable Gate Arrays,FPGA)的推出帶動了可重構技術的發(fā)展。利用FPGA設計的動態(tài)可重構系統(tǒng),以盡可能少的資源實現復雜的電路功能,具有開發(fā)周期短,靈活性好,性能高等特點,存在很高的研究價值。可重構技術作為現代數字電路設計的新型技術,成為國內外學者的研究熱點。
　　針對帶有微處理

2、器的局部動態(tài)可重構系統(tǒng),本文的研究重點是系統(tǒng)的設計流程及其任務調度算法,給出具體的實現方案并進行實驗驗證和分析。主要工作有:深入研究了 FPGA芯片內部結構和重構原理,分析比較現有的動態(tài)可重構系統(tǒng)設計方法,采用一種基于早期獲取局部可重構(Early Access Partial Reconfiguration,EAPR)的動態(tài)可重構系統(tǒng)設計流程,利用ISE,EDK,PlanAhead,ModelSim等開發(fā)工具完成了局部動態(tài)可重構調制系

3、統(tǒng)的設計。設計的可重構調制系統(tǒng)利用內嵌的PowerPC微處理器控制系統(tǒng)的重構過程,實現了 ASK,FSK,PSK三種數字調制方式的重構。最后將設計下載到Xilinx ML403開發(fā)板上驗證,提高了系統(tǒng)的資源利用率,縮短了重構時間。針對動態(tài)可重構系統(tǒng)具有CPU和FPGA兩種計算資源,將系統(tǒng)任務設計成具有軟件和硬件兩種執(zhí)行方式的混合任務,提出一種混合任務調度算法。算法采用的單CPU系統(tǒng)模型只有一個配置端口,并將可重構資源劃分為幾個相同的重構