局部動態(tài)可重構(gòu)硬件框架和開發(fā)方法研究.pdf

1、FPGA可重構(gòu)技術(shù)通過重配置FPGA內(nèi)部邏輯資源實現(xiàn)不同的電路功能，既具有接近于ASIC的高性能，又具有通用處理器的靈活性，為計算方法的實現(xiàn)提供了新的選擇。局部動態(tài)可重構(gòu)技術(shù)，通過動態(tài)重構(gòu)FPGA芯片的局部邏輯資源，構(gòu)造新的計算平臺，不僅提高了FPGA芯片的利用率，而且提升了系統(tǒng)的效率，已成為當前計算機體系結(jié)構(gòu)領(lǐng)域中的研究熱點。
　　 目前FPGA局部動態(tài)可重構(gòu)技術(shù)仍處于學術(shù)性研究、性能試驗階段，許多關(guān)鍵問題如缺乏通用性的高性能

2、的可重構(gòu)硬件構(gòu)架，如何縮短重配置時間等還有待解決。然而，F(xiàn)PGA局部動態(tài)可重構(gòu)技術(shù)表現(xiàn)出來的巨大優(yōu)越性，如系統(tǒng)的實時處理能力，自適應(yīng)能力，容錯能力，通過時分復(fù)用能有效提高邏輯器件的利用率并降低系統(tǒng)功耗等，具有重大的理論和實際意義，本文正是針對這些問題展開研究。主要完成以下工作：
　　 (1)本文以 Xilinx 公司的VirtexⅡ和Virtex-4 FPGA器件為研究主體，同時對基于SRAM編程工藝FPGA的基本邏輯結(jié)構(gòu)、動態(tài)

3、重構(gòu)原理以及數(shù)據(jù)配置過程進行了研究。本文采用支持二維區(qū)域局部重構(gòu)的EAPR動態(tài)可重構(gòu)設(shè)計方法，對基于比特流文件和基于差異的可重構(gòu)設(shè)計方法也進行了深入地分析。
　　 (2)本文還基于支持局部動態(tài)可重構(gòu)的Virtex系列FPGA，提出了一種新型的局部動態(tài)自重構(gòu)硬件構(gòu)架，作為驗證可重構(gòu)計算性能以及操作系統(tǒng)移植的基礎(chǔ)平臺。該平臺采用FPGA內(nèi)部的Powerpc處理器作為配置控制器，用于控制局部模塊的動態(tài)重配置過程。相比采用外部處理器如P

4、C機作為配置控制器的方式，該方式下的重構(gòu)速度明顯更快。此外，本文還對該硬件平臺的各個組成部件進行了深入地分析。
　　 (3)最后，本文還研究了重構(gòu)時隙問題，它與重構(gòu)模塊的規(guī)模以及重構(gòu)速度有直接的關(guān)系。本文中提出的自可重構(gòu)硬件構(gòu)架的核心部件采用支持二維區(qū)域局部重構(gòu)的Virtex-4 FPGA，允許重構(gòu)模塊可以為任意矩形，相比VirtexⅡFPGA只支持一維區(qū)域重構(gòu)方式，大大降低重構(gòu)模塊的規(guī)模，從而減小重構(gòu)過程中的時隙。同時，本文提