基于FPGA的通信信號信道化檢測及其參數(shù)估計(jì).pdf

1、近年來，隨著無線電技術(shù)的迅猛發(fā)展，電子對抗的頻帶越來越寬，形式越來越復(fù)雜多變，傳統(tǒng)的電子偵察接收機(jī)已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足要求。于是，基于軟件無線電構(gòu)想的大動態(tài)范圍、寬瞬時接收帶寬、高靈敏度、高分辨率、多信號處理能力的數(shù)字信道化接收機(jī)應(yīng)運(yùn)而生。本文的主要研究內(nèi)容有:
　　分析了數(shù)字信道化的基本理論，針對信道化接收機(jī)相鄰信道交界處有混疊的問題，推導(dǎo)了抗混疊信道化接收機(jī)結(jié)構(gòu)，仿真試驗(yàn)和數(shù)據(jù)驗(yàn)證了該結(jié)構(gòu)的可行性。
　　研究了通信信號的檢測

2、和參數(shù)估計(jì)的問題。為了提高檢測性能，提出了適應(yīng)本工程的恒虛警檢測方案。深入研究了通信信號測頻算法，推導(dǎo)了基于測相的頻率估計(jì)算法，并使用CORDIC算法優(yōu)化結(jié)構(gòu)，仿真試驗(yàn)表明，該算法能夠達(dá)到課題的性能指標(biāo)。
　　探索了通信信號信道化檢測及其參數(shù)估計(jì)的FPGA實(shí)現(xiàn)方法，詳細(xì)分析了實(shí)現(xiàn)過程中遇到的問題并給出了解決方案。詳細(xì)介紹了本工程中各模塊的實(shí)現(xiàn)結(jié)構(gòu)，為工程實(shí)驗(yàn)結(jié)果再現(xiàn)提供便利。
　　實(shí)現(xiàn)了FPGA與DSP高速互連通信。一方面使