新型納米SOI MOS器件結構分析與可靠性研究.pdf

1、SOI(siliconOnInsulator，絕緣體上硅)技術從20世紀60年代開始受到關注，80年代以后又有了較大的發(fā)展，90年代后期進入部分商用領域。相比于體硅技術而言，SOI技術具有集成密度更高，寄生電容小，抗閂鎖能力強，抗輻照能力強等特點。其優(yōu)越的抗輻照特性使SOI技術首先在衛(wèi)星、航天等空間應用領域獲得重視，速度和功耗方面較大的改善則使基于SOI襯底的CMOS電路在更為廣泛的應用領域備受青睞。薄膜全耗盡SOI器件表現(xiàn)出的更高電流

2、驅動能力、陡直的亞閾值斜率以及良好的等比例縮小能力，不僅使SOI技術在高速、低壓、低功耗電路中的優(yōu)勢更加明顯，而且對于特征尺寸縮小到納米量級后的集成電路有更大的應用潛力，ITRSRoadmap預測的未來五種非傳統(tǒng)MOS器件中有四種是SOI器件。本文從物理基礎模型，新型器件結構和材料以及可靠性方面對SOIMOSFET進行了研究學習，主要的工作和成果如下:
　　1.論文通過學習和了解國內外SOI技術的發(fā)展情況，總結了SOI技術在應用中

3、的優(yōu)點和不足之處，明確了SOI技術在當今時代中的發(fā)展方向。介紹了現(xiàn)階段主流的SOI材料制備工藝，包括主要的工藝流程，并且分析了每種工藝的優(yōu)缺點。其次，從微電子技術的物理原理出發(fā)，通過求解泊松方程，建立了SOIMOSFET器件的溝道表面勢模型，建立了全耗盡短溝道SOIMOSFET器件的閾值電壓模型和亞閾值斜率模型，并且討論了硅膜厚度與閾值電壓的關系以及亞閾值斜率與溝道長度的關系，為后續(xù)的新型SOIMOSFET器件的研究提供了可靠的理論支持

4、。
　　2.論文將異質雙柵(HMG)引入到SOIMOSFET，建立相應的解析模型，通過理論分析研究了新型柵極結構給SOIMOSFET器件帶來的性能提高，結合應變硅技術，提出了新型的器件結構異質柵應變SOI器件(HMGSSDOI)。通過模型計算結果和ISE仿真結果可以看出，新型HMGSSDOI結構通過在溝道內建立階梯電勢，減小了漏端電壓對源端勢壘的影響，很好的抑制了漏致勢壘降低效應，改善了器件的關態(tài)特性，同時由于階梯電勢的存在，提高

5、了載流子進入溝道的初始速度，更快的到達飽和速度，應變硅技術的存在可以提高載流子的遷移率。使SOIMOSFET器件的性能得到了更大的提高。
　　3.隨著器件特征尺寸的不斷減小，柵介質減薄帶來的影響備受關注，論文介紹了ALD原子沉積技術制備二氧化鉿的工藝流程，測試了由實驗獲得的二氧化鉿薄膜的性質。在考慮量子化效應的條件下，對高k柵介質材料SOIMOSFET器件進行了閾值電壓模型建立，分析了量子化效應和高k柵介質材料對SOI器件性能的影

6、響。在采用新型柵介質材料的同時，論文對柵介質的結構進行了改變，從分析結果可以看出，采用新型柵介質材料和結構以后，不僅能夠有效的降低器件柵極的泄漏電流，而且對DIBL效應的抑制能力更強，同時可以提高器件的載流子進入溝道的初始速度，更快的達到飽和速度，增強器件的傳輸性能。
　　4.應變技術近年來得到了長足的發(fā)展，論文將新型應變技術引入到SOI器件當中，利用應變技術對Si材料能帶結構的改變，對基礎Si材料的參數(shù)進行了修正。并且對兩種主流

7、SOI器件應變結構(SGOI和SSDOI)的主要制備工藝進行學習，主要介紹了SIMOX方法、鍵合技術和“Ge濃縮”技術。建立了SGOI溝道表面勢模型和閾值電壓模型，從分析結果可以看出，將應變引入SOI器件結構以后，可以大幅度的提高SOI器件的性能，很好的抑制例如DIBL等二級效應，同時可以看到，模型計算結果與ISE仿真結構吻合較好，充分說明了模型的正確性。
　　5.新型的SOI器件結構中存在嚴重的自加熱效應，是SOI技術中一個重要

8、的研究課題，本文從材料和結構兩方面進行考慮，采用AlN材料代替?zhèn)鹘y(tǒng)的SiO2，并在埋氧化層中開啟空洞，另外在應變SOI器件中建立了雙臺階埋層結構，從仿真的結構可以看出，通過改變埋氧化層的熱導率減小自加熱現(xiàn)象，同時空洞的存在可以很好的抑制DIBL效應。雙臺階埋層結構能夠很好的降低器件工作時器件的溫度，達到抑制自加熱效應的結果，同時，在模擬的過程中，對埋層結構的參數(shù)進行多組實驗，對器件的性能進行優(yōu)化，從兩種新器件結構的模擬結果來看，新材料和