多核片上網(wǎng)絡cache一致性的實現(xiàn)方法研究.pdf

1、由于半導體技術的不斷發(fā)展使芯片上集成的處理器核數(shù)不斷增加，傳統(tǒng)總線或者是點對點的通信結構漸漸出現(xiàn)帶寬，功耗，延遲和可擴展性等方面的不足以及全局時鐘難以同步，地址空間有限，無法支持多核并行通信等問題。為了解決這些問題，需要一種新的多核處理器之間通信的方法。片上網(wǎng)絡(NOC)就應運而生，它是片上系統(tǒng)的一種新的通信方法，它的核心思想是將計算機網(wǎng)絡技術應用在芯片設計中來，從而解決多核處理器系統(tǒng)間的互連通信問題。由于片上多核技術在并行編程的需求，

2、就不得不考慮片上網(wǎng)絡cache一致性問題。本文以片上網(wǎng)絡cache一致性協(xié)議為目標，對片上網(wǎng)絡一致性關鍵問題進行了詳細的分析和深入的研究。
　　本文首先分析了片上網(wǎng)絡多核通信的優(yōu)勢，進而對片上網(wǎng)絡多核Cache一致性問題進行分析研究，介紹了片上網(wǎng)絡多核Cache一致性的相關知識。認真研究了片上網(wǎng)絡的整體架構、拓撲結構、流控制機制、路由結構以及路由算法，還有cache的替換算法、cache的寫策略、監(jiān)聽協(xié)議、目錄協(xié)議以及片上網(wǎng)絡ca

3、che一致性的特點?；贗MES協(xié)議和目錄協(xié)議，提出一種新的片上網(wǎng)絡cache一致性協(xié)議。共享存儲器中每個數(shù)據(jù)塊有一個目錄，記錄數(shù)據(jù)塊在各核中的副本存在情況以及狀態(tài)（M、E、S或者I）。各處理器核中都有一個高速緩存控制器，用來記錄cache的狀態(tài)（有效或者無效），以及對緩存的讀寫進行處理。重點討論NOC cache一致性通信問題，提出一種廣播路由機制，實現(xiàn)主節(jié)點廣播cache無效數(shù)據(jù)包到目的節(jié)點;以及為了解決多核競爭共享主存引起的cac

4、he不一致問題，采使用的寫優(yōu)先仲裁路由機制，從而降低延遲，確保Cache數(shù)據(jù)的一致性。詳細說明了片上網(wǎng)絡通信的數(shù)據(jù)包格式，IP和NOC路由之間網(wǎng)絡接口的設計以及路由的整體結構。
　　在軟件平臺，結合經(jīng)典的虛擬通道路由機制以及本文提出的片上網(wǎng)絡cache一致性協(xié)議，構建IP、NI和路由的通信架構。采用Verilog HDL語言編寫代碼實現(xiàn)NOC架構和cache以及共享主存RAM。使用modelsim10.1d進行仿真驗證測試，最終實