基于OR1200IP核的SPI接口設(shè)計(jì).pdf

1、SPI是一種串行外圍接口，具有高速、全雙工、同步的特點(diǎn)，且在芯片的管腳上只占用4根線，簡(jiǎn)單易用。SPI可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信來交換信息，在主器件的移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后，速度可達(dá)到100Mbps。SPI廣泛應(yīng)用于數(shù)字信號(hào)處理器、實(shí)時(shí)時(shí)鐘、EEPROM、A/D轉(zhuǎn)換器，還有FLASH和數(shù)字信號(hào)解碼器。
　　將SPI與OR1200相結(jié)合利用IP核復(fù)用技術(shù)設(shè)計(jì)SPI軟核，其中SPI接口速度快，功

2、耗低，占有資源少，具有4種可配置模式，具有中斷，擴(kuò)展速度功能。我國(guó)的SOC設(shè)計(jì)大多采用國(guó)外IP核，其價(jià)格昂貴。因此，通過設(shè)計(jì)本國(guó)的IP核來掌握IP核的各種設(shè)計(jì)技術(shù)是非常重要的。
　　本論文主要研究了基于OR1200的SPI軟核關(guān)鍵技術(shù)及其實(shí)現(xiàn)，主要內(nèi)容如下：SPI接口架構(gòu)研究。根據(jù)SPI協(xié)議和時(shí)序研究和設(shè)計(jì)了SPI接口架構(gòu)，并驗(yàn)證了接口功能的正確性。
　　基于OR1200開源CPU的SPI接口的研究與實(shí)現(xiàn)。設(shè)計(jì)了基于Wish

3、bone總線和基于APB總線的SPI接口，編譯綜合時(shí)序分析顯示結(jié)果正確。
　　驗(yàn)證平臺(tái)的設(shè)計(jì)?；谧院藢?duì)式驗(yàn)證平臺(tái)對(duì)SPI接口和基于Wishbone總線的SPI接口進(jìn)行了驗(yàn)證，基于一般的驗(yàn)證平臺(tái)對(duì)總線橋設(shè)計(jì)和基于AHB總線的SPI接口進(jìn)行了驗(yàn)證，驗(yàn)證結(jié)果均符合設(shè)計(jì)要求。
　　基于OR1200 SOC軟硬件平臺(tái)的搭建與軟件程序的設(shè)計(jì)。在Cygwin中搭建了基于OR1200 CPU的交叉編譯環(huán)境，用C語(yǔ)言設(shè)計(jì)了SOC平臺(tái)的SPI

4、接口驅(qū)動(dòng)程序，實(shí)驗(yàn)表明SOC軟硬件平臺(tái)的搭建成功與軟件程序的設(shè)計(jì)正確。
　　本論文設(shè)計(jì)的SPI軟核，在采用Altera公司的Cyclone Ⅱ系列的EP2C5AF256I8器件時(shí)時(shí)鐘頻率為100.74MHz，占器件的總共邏輯單元數(shù)為177，占有器件總資源的4％，消耗的組合邏輯資源數(shù)為139，占有器件組合邏輯資源數(shù)的3%，消耗的寄存器數(shù)量為130，占有器件總共寄存器數(shù)量的3%，消耗的管腳數(shù)量為25，占器件總共的管腳數(shù)量的16%，在O