基于PLB總線的用戶IP核接口技術(shù)研究.pdf

1、隨著SoPC技術(shù)的迅速發(fā)展，特別是基于IP重用的SoPC設(shè)計(jì)方法的出現(xiàn)，使得IP接口設(shè)計(jì)技術(shù)以及在一個(gè)高效并且具有良好擴(kuò)展性和兼容性的總線平臺(tái)上對(duì)眾多可利用的IP進(jìn)行整合的技術(shù)凸顯意義?？偩€及其接口的效率決定了整個(gè)SoPC的效率，它的效率低下會(huì)從根本上削弱系統(tǒng)性能，同時(shí)復(fù)雜的結(jié)構(gòu)也會(huì)占用大量本來(lái)就有限的片上系統(tǒng)資源。Xilinx公司已將非常復(fù)雜的PLB總線應(yīng)用在其EDK設(shè)計(jì)工具中并為用戶專門(mén)設(shè)計(jì)了一套可以利用向?qū)Чぞ呱傻慕涌谀K，但它

2、存在一定的局限性，如結(jié)構(gòu)復(fù)雜、效率不高、占用較大的片上系統(tǒng)資源等。目前這些技術(shù)都掌握在國(guó)際大公司手中，國(guó)內(nèi)還很少有人從事這些技術(shù)與開(kāi)發(fā)環(huán)境的研究工作，因此開(kāi)展這方面的研究工作，為研發(fā)自主知識(shí)產(chǎn)權(quán)的核心技術(shù)與應(yīng)用開(kāi)發(fā)很有必要。
　　 本論文的工作就是針對(duì)FPGA中PLB總線與用戶IP的接口所存在的結(jié)構(gòu)過(guò)于復(fù)雜、效率不高和資源占用較多等局限性進(jìn)行分析，研究如何根據(jù)應(yīng)用需要對(duì)IPIF進(jìn)行優(yōu)化改進(jìn)，主要工作如下：
　　 1.比較

3、分析了目前常見(jiàn)的五種總線規(guī)范，研究了復(fù)雜的PLB總線協(xié)議及PLB總線接口的結(jié)構(gòu)與機(jī)制。
　　 2.在對(duì)PLB總線操作時(shí)序及IPIF內(nèi)部各模塊功能與工作機(jī)制分析理解的基礎(chǔ)上，設(shè)計(jì)基于PLB總線的讀寫(xiě)接口，使用VHDL語(yǔ)言實(shí)現(xiàn)PLB總線接口的基本讀寫(xiě)功能。
　　 3.搭建PLB總線接口驗(yàn)證平臺(tái)，提出簡(jiǎn)便易行的驗(yàn)證策略，驗(yàn)證接口讀寫(xiě)功能并分析結(jié)果。
　　 4.在實(shí)現(xiàn)接口的基本讀寫(xiě)功能的前提下，希望能為下一步在結(jié)合了So