基于FPGA的組合邏輯電路自動合成的硬件實現(xiàn).pdf

1、組合邏輯電路的設(shè)計是數(shù)字電路設(shè)計中的重要研究方向之一。過去,大規(guī)模組合邏輯電路的設(shè)計被認為是只有經(jīng)驗豐富的專家才能勝任的“藝術(shù)工作”。在此背景下,關(guān)于組合邏輯電路自動合成方法的研究已經(jīng)成為世界性的研究熱點,并受到了越來越多的關(guān)注。該方法只用輸入需要設(shè)計電路的真值表,就能運用算法自動合成出滿足設(shè)計要求的組合邏輯電路。而可編程邏輯器件由于其內(nèi)部結(jié)構(gòu)和功能的可重配置優(yōu)點,使得在硬件上實現(xiàn)組合邏輯電路的自動合成算法成為了可能。
　　 本

2、文首先采用基于改進基因表達式的克隆選擇算法(IGE-CSA),用其作為組合邏輯電路自動合成的智能算法。接著,我們使用一種新的硬件描述語言——Handel-C語言為IGE-CSA算法進行模塊化編程,從而構(gòu)建了整個算法的框架并實現(xiàn)了該算法的全部細節(jié)。最后,通過實驗,在基于Altera公司CycloneⅡ系列FPGA的硬件平臺上,成功實現(xiàn)了組合邏輯電路的自動合成。
　　 本文根據(jù)FPGA的并行工作方式以及高速、高集成度的特點,采用Ha

3、ndel-C語言為IGE-CSA算法進行編程,最終在基于FPGA的硬件平臺上,成功實現(xiàn)了組合邏輯電路的自動合成。實驗結(jié)果表明,用基于FPGA的硬件平臺自動合成組合邏輯電路的方法,能獲得更好更新穎的組合邏輯電路,并減輕了設(shè)計者的負擔,降低了組合邏輯電路的設(shè)計成本；同時,與軟件實現(xiàn)該方法相比,通過硬件實現(xiàn)組合邏輯電路的自動合成,比軟件實現(xiàn)的方法平均要快3-4倍,如果能夠提高FPGA器件的系統(tǒng)時鐘,則用硬件實現(xiàn)該方法的運行速度還可以進一步提高