UHF RFID系統(tǒng)中sigma-delta DAC的研究與設(shè)計(jì).pdf

1、隨著集成電路工藝和技術(shù)的快速發(fā)展，sigma-delta DAC可以實(shí)現(xiàn)更高的分辨率、更易于集成，在高精度音頻處理、視頻、通信等領(lǐng)域正逐步取代傳統(tǒng)型DAC并得到廣泛的應(yīng)用。本文基于 ISO/IEC18000-6C協(xié)議設(shè)計(jì)了一種應(yīng)用于超高頻射頻識(shí)別（UHF RFID）發(fā)射機(jī)中的sigma-delta數(shù)模轉(zhuǎn)換器（DAC）。整個(gè)設(shè)計(jì)包括三個(gè)部分：插值濾波器，sigma-delta調(diào)制器和低位模擬DAC。
　　插值濾波器采用補(bǔ)償濾波器、半

2、帶濾波器與級(jí)聯(lián)積分梳狀（CIC）濾波器三級(jí)級(jí)聯(lián)以降低設(shè)計(jì)復(fù)雜度；在系數(shù)實(shí)現(xiàn)上采用正則符號(hào)編碼（CSD）技術(shù)將前兩級(jí)濾波器中的乘法運(yùn)算轉(zhuǎn)化為移位相加，降低其功耗和面積。同時(shí)對(duì)CIC濾波器進(jìn)行結(jié)構(gòu)優(yōu)化，進(jìn)一步降低功耗和面積。
　　調(diào)制器采用4比特3階的誤差反饋型（EFB）結(jié)構(gòu)，在分析信號(hào)的量化噪聲模型的基礎(chǔ)上建立sigma-delta調(diào)制器的線性分析模型，并分析對(duì)比了該結(jié)構(gòu)與其它基本結(jié)構(gòu)的優(yōu)劣。重點(diǎn)分析了EFB結(jié)構(gòu)的穩(wěn)定條件，最后經(jīng)仿

3、真得知該調(diào)制器的信噪比達(dá)到70dB以上，從而較好的抑制了帶內(nèi)噪聲。整個(gè)數(shù)字部分在Matlab下完成系統(tǒng)仿真，經(jīng)過FPGA驗(yàn)證，并經(jīng)過代碼仿真、邏輯綜合、布局布線等一系列數(shù)字ASIC流程。
　　低位模擬DAC采用電流舵型結(jié)構(gòu)，實(shí)現(xiàn)4比特?cái)?shù)模轉(zhuǎn)換。通過采用溫度計(jì)編碼，使用15個(gè)電平完成4比特模擬電平的轉(zhuǎn)換。帶隙基準(zhǔn)電壓源采用電流模結(jié)構(gòu)以工作于低電源電壓，具有較好的溫度特性和較高的電源抑制比。
　　該DAC的精度為10比特，最高工