基于FPGA的多通道符合計數(shù)器.pdf

1、符合測量在量子光學實驗中起著重要作用。它可以用于糾纏光子對的判定，單光子計數(shù)等實驗。用于符合事件測量的電子系統(tǒng)稱為符合計數(shù)系統(tǒng)。通常對符合事件的測量受到光電探測器和符合計數(shù)系統(tǒng)性能的限制。得益于半導體技術的飛速發(fā)展，光電探測器的性能得到了極大提高。為了能讓探測器的性能得到充份利用，需要設計新的更適用于量子光學實驗的符合計數(shù)系統(tǒng)。簡單的符合計數(shù)可以用乘法器或與門等分立元件來實現(xiàn)，然而當符合測量涉及三路或更多通道的測量時，使用分立元件的符合

2、計數(shù)系統(tǒng)將變得復雜，尤其是分立元件會給信號帶來額外的延遲時間，可能會影響最終的符合計數(shù)結果，無法滿足實驗要求。市場上現(xiàn)有的多通道符合計數(shù)器通常基于專用集成電路(ASIC)和時間-幅度轉換器(Time-Amplitude Converter)，因而價格昂貴，同時傳統(tǒng)符合計數(shù)器設計多用于核物理或生物學研究，如熒光壽命成像，并不是專為量子光學實驗而設計。為了解決這一問題，我們實驗室制作了基于FPGA的多通道符合計數(shù)器，本文介紹了基于現(xiàn)場可編程

3、門陣列(FPGA)的多通道符合計數(shù)系統(tǒng)的設計原理及其處理程序和調試過程。主要內容有以下兩部份:
　　第一:介紹基于FPGA的多通道符合計數(shù)系統(tǒng)的設計思想與結構。符合計數(shù)器的設計難點在于精確設置符合時間窗口，與傳統(tǒng)符合計數(shù)器不同，基于FPGA的多通道符合計數(shù)器將一個可以精確控制的延遲脈沖用作開關信號，從而控制符合時間窗口。這一過程由可編程延遲線來實現(xiàn);符合計數(shù)過程在FPGA內實現(xiàn)，并根據(jù)發(fā)生符合的信號所處的通道將結果存儲在存儲器不同

4、位置;以太網-串口轉換模塊可以將來自用戶主機的命令轉換為串口信號，從而實現(xiàn)用戶對整個符合計數(shù)系統(tǒng)工作過程的控制，同時它還負責將FPGA內存儲的符合計數(shù)結果轉換為以太網信號傳送至用戶主機。FPGA是多通道符合計數(shù)系統(tǒng)的核心元件，它根據(jù)從以太網-串口信號轉換模塊得到的命令完成符合計數(shù)，符合計數(shù)結果存儲在FPGA自帶的存儲器內，本文將介紹符合計數(shù)結果在FPGA內的存儲格式與被測信號的頻率之間關系，以及以太網-串口信號對FPGA內符合計數(shù)過程的

5、控制。
　　第二:我們制作了適合我們實驗室需要的11通道符合計數(shù)器。同時還為11通道符合計數(shù)器編寫了使用UDP協(xié)議的處理程序，這一程序還可以用于校準11通道符合計數(shù)器的符合時間窗口。最后我們將兩臺單光子與符合計數(shù)器相連，觀察它們在不同強度背景光下的符合計數(shù)，實驗結果表明我們制作的11通道符合計數(shù)器工作正常，準確完成了符合計數(shù)過程，可以滿足實驗需要。
　　基于FPGA的多通道符合計數(shù)器結構緊湊，成本低，與現(xiàn)有多通道符合計數(shù)系統(tǒng)