高速D-A轉(zhuǎn)換器的襯底噪聲耦合機(jī)理及抑制技術(shù).pdf

1、隨著電子系統(tǒng)產(chǎn)品性能的不斷提高，納米級CMOS工藝的量產(chǎn)化，芯片的集成度進(jìn)一步提高，出現(xiàn)了將大規(guī)模模擬電路、高速數(shù)字系統(tǒng)和射頻電路集成在同一硅襯底上的電子系統(tǒng)，即混合信號SoC。在混合信號SoC中，高速數(shù)字電路產(chǎn)生的開關(guān)噪聲及電源噪聲通過襯底耦合傳輸?shù)侥M電路和射頻電路MOS晶體管的襯底，形成襯底噪聲耦合，直接影響模擬電路、射頻電路及整個SoC芯片的性能。論文以數(shù)模轉(zhuǎn)換器的襯底噪聲為研究對象，從襯底噪聲的概念出發(fā)，對襯底噪聲的產(chǎn)生、傳播

2、和耦合進(jìn)行了較為系統(tǒng)的研究。
　　 論文基于襯底結(jié)構(gòu)和襯底噪聲耦合來源的分析，采用電阻宏模型，建立了襯底噪聲的傳輸模型，獲得了高速數(shù)模轉(zhuǎn)換器的襯底噪聲傳播及耦合機(jī)制。高速數(shù)模轉(zhuǎn)換器的時鐘信號和編碼電路所產(chǎn)生的襯底噪聲，通過襯底耦合到電流源單元電路，對轉(zhuǎn)換器的輸出特性等參數(shù)產(chǎn)生影響。論文提出了兩種有效的襯底噪聲抑制技術(shù)，分別是基于電流模邏輯的低噪聲邏輯電路和無源保護(hù)環(huán)結(jié)構(gòu)，仿真結(jié)果顯示能有效降低襯底噪聲，證明了在數(shù)模轉(zhuǎn)換器電路設(shè)計