CMP結構下基于Cache感知線程級并行優(yōu)化研究.pdf

1、多核時代的到來，處理器的運算能力得到了很大的提升.但由于處理器和主存之間的發(fā)展速度的不均衡，“存儲墻”的問題越來越嚴重，成為影響系統(tǒng)性能的瓶頸。在多核體系結構下，多級存儲器的出現(xiàn)緩解了這種壓力。
　　在典型的CMP(Chip Muti-Processors)體系結構中，多個核共享Cache，不但改善了存儲的性能，而且減小了硬件的使用面積。但在此結構下，由于Cache空間小，多個線程共享Cache，將會造成對Cache空間的競爭，使

2、得共享線程的Cache缺失數增加，對系統(tǒng)的性能是非常不利的。本文的主要工作如下:
　　(1) Cache缺失數是衡量系統(tǒng)訪存性能的重要指標，為了有效的利用Cache空間，本文通過收集各個線程的訪存信息，使得共享線程的Cache空間的需求總和與共享Cache的空間大小相等并合理的劃分線程組，在此問題上本文首先將線程的劃分模型抽象為求解子集和的問題，并用快速求解子集和的方法求解子集，將其運用到本文的線程優(yōu)化劃分算法TOP(Thread

3、 Optimization Partition)中，獲得優(yōu)化的線程組，減少Cache的缺失數。最后通過simple-scalar仿真工具收集線程的數據信息，執(zhí)行本文的劃分算法，實驗結果表明，本文提出的線程劃分的優(yōu)化算法(TOP)在程序的總的缺失數百分比相比貪婪的線程劃分算法greedy平均減少了17.48％，相比于隨機的線程劃分算法Random平均減少了14.26％。
　　(2)在已劃分的線程組的基礎上，分析線程上的數據在程序執(zhí)行

4、時訪存信息，建立數據分配的執(zhí)行模型，通過一個實例分析并定義本文多核的數據分配問題，以此來描述線程上的數據優(yōu)化分配，通過本文提出的多核結構下貪婪數據分配算法(M_GDA)和多核的動態(tài)規(guī)劃算法M_DPA對數據進行優(yōu)化分配，使得同時執(zhí)行的線程的訪存時間最短，減小程序執(zhí)行時訪存時間。最后在本文的數據分配優(yōu)化模擬器上運行了10個標準的benchmark測試程序來進行驗證。實驗結果表明，通過多核的動態(tài)規(guī)劃算法(M DPA)對數據進行優(yōu)化分配后的訪存