一種高電源抑制比的可編程低壓差穩(wěn)壓器的設(shè)計(jì).pdf

1、隨著便攜設(shè)備的廣泛應(yīng)用，計(jì)算機(jī)、手機(jī)和掌上電腦等行業(yè)的迅猛發(fā)展，電源管理芯片技術(shù)不斷的發(fā)展。與DC-DC變換器相比，LDO具有低成本、電路結(jié)構(gòu)簡單、芯片占用面積小、低噪聲、高紋波抑制等優(yōu)點(diǎn)，這些優(yōu)點(diǎn)使得LDO成為了電源管理芯片中的重要的成員之一。而隨著電子產(chǎn)品的功能越來越多，系統(tǒng)越來越復(fù)雜，使得電源管理對LDO的要求也相應(yīng)提高，傳統(tǒng)的LDO已經(jīng)不能滿足人們對芯片精度、效率、噪聲等指標(biāo)的要求。因此，高性能的LDO的研究成了電源管理芯片領(lǐng)域

2、的研究熱點(diǎn)。
　　 本文設(shè)計(jì)了一款高電源抑制比、可編程的LDO。首先，本文闡述了LDO線性穩(wěn)壓器的基本原理，分析了LDO的基本結(jié)構(gòu)，給出了理論依據(jù)；并分析了LDO的關(guān)鍵指標(biāo)，闡述了各指標(biāo)之間的折衷關(guān)系，重點(diǎn)分析了LDO的電源抑制比和可編程部分，給出了可編程高電源抑制比的LDO的設(shè)計(jì)方法。然后從頻率角度分析了控制環(huán)路零極點(diǎn)以及穩(wěn)定性的補(bǔ)償方法。最后給出了一種過溫保護(hù)電路的設(shè)計(jì)，實(shí)現(xiàn)過溫情況下電路的溫度遲滯保護(hù)功能。本設(shè)計(jì)采用了華潤

3、上華的0．51μm工藝，利用Cadence工具對整體電路完成了電路設(shè)計(jì)、前仿、版圖設(shè)計(jì)和后仿驗(yàn)證。仿真結(jié)果表明，本文設(shè)計(jì)的LDO工作電壓為3～7V，輸出電壓為2．6V，在負(fù)載電流為15mA的情況下壓差電壓為120mV，電源抑制比為-87．47dB，1kHz時為-74．0dB，電路的靜態(tài)電流最低為25μA。過溫保護(hù)電路關(guān)斷溫度為150℃，遲滯溫度為30℃?？删幊滩糠值妮敵鲭妷悍謩e為0V、1．8V、2．2V、2．6V，壓差電壓分別為0、36