異構(gòu)多核SoC中簇節(jié)點(diǎn)設(shè)計(jì)技術(shù)研究.pdf

1、多核技術(shù)在集成電路產(chǎn)業(yè)中日益受到關(guān)注,以異類計(jì)算節(jié)點(diǎn)(如CPU、DSP、硬件加速器等)為特征的異構(gòu)多核SoC成為研究熱點(diǎn)之一。其中,根據(jù)應(yīng)用特征,設(shè)計(jì)計(jì)算簇節(jié)點(diǎn)架構(gòu)(如簇內(nèi)通訊架構(gòu)和硬件加速單元等)具有一定的探索空間。本文以異構(gòu)多核SoC中的計(jì)算簇節(jié)點(diǎn)為研究對(duì)象,著重考察CORDIC協(xié)處理器設(shè)計(jì)技術(shù),分析總線仲裁方法。
　　本文的主要工作如下:
　　1、評(píng)估基于浮點(diǎn)協(xié)處理器軟核的設(shè)計(jì)性能。以Microblaze軟核處理器中自

2、帶的浮點(diǎn)處理單元為分析對(duì)象,分析不同運(yùn)算類型下的性能。實(shí)驗(yàn)結(jié)果表明,該軟核浮點(diǎn)協(xié)處理器對(duì)于加、減、乘、除的浮點(diǎn)運(yùn)算周期尚可接受,但對(duì)于正余弦、冪次方、方均根等運(yùn)算的周期比較大。
　　2、設(shè)計(jì)基于CORDIC的浮點(diǎn)協(xié)處理器架構(gòu),給出常見(jiàn)計(jì)算操作的數(shù)據(jù)處理方案。通過(guò)實(shí)驗(yàn)分析CORDIC算法對(duì)于浮點(diǎn)運(yùn)算的能力,設(shè)計(jì)正余弦操作算法,并將CORDIC運(yùn)算結(jié)果與實(shí)際數(shù)值進(jìn)行比較。實(shí)驗(yàn)結(jié)果表明,采用16級(jí)流水線迭代CORDIC算法實(shí)現(xiàn)的正余弦函