基于Sigma_Delta算法的數(shù)字音頻DAC的研究與設(shè)計.pdf

1、基于Sigma?Delta算法的DAC由于將過采樣技術(shù)和噪聲整形技術(shù)相結(jié)合,對量化噪聲進行整形,使輸出信號帶內(nèi)的量化噪聲有效衰減,從而可以提高信噪比。與傳統(tǒng)的Nyquist型DAC相比,Sigma?Delta DAC將大部分的轉(zhuǎn)換過程轉(zhuǎn)移到數(shù)字域,充分利用了數(shù)字電路的優(yōu)點,降低了模擬電路部分對性能指標和元件精度的要求,簡化了模擬電路的設(shè)計,節(jié)約了設(shè)計成本。本文的設(shè)計目的是實現(xiàn)一種適用于數(shù)字音頻領(lǐng)域,轉(zhuǎn)換精度為16比特,能夠處理多種采樣頻

2、率的數(shù)字Sigma?Delta DAC。
　　本論文主要完成了系統(tǒng)算法級設(shè)計、行為級設(shè)計仿真、FPGA硬件驗證以及系統(tǒng)版圖實現(xiàn)的整個工作。Sigma?Delta DAC的關(guān)鍵技術(shù)?過采樣技術(shù)和噪聲整形技術(shù)分別是由插值濾波器和Σ?調(diào)制器來實現(xiàn)的。插值濾波器是采用三級半帶濾波器和積分梳狀濾波器級聯(lián)的結(jié)構(gòu),實現(xiàn)了128倍的過采樣率。其中濾波器系數(shù)進行了CSD編碼,減小了硬件實現(xiàn)的規(guī)模;通過研究Σ?調(diào)制器的線性模型和穩(wěn)定性,設(shè)計了一個結(jié)構(gòu)