基于合成的多核CPU軟錯(cuò)誤測(cè)試加速研究.pdf

1、處理器的工藝尺寸逐漸縮小,芯片的集成程度越來(lái)越高,處理器的可靠性研究需求趨于急迫。針對(duì)軟錯(cuò)誤對(duì)處理器可靠性的影響,需對(duì)設(shè)計(jì)出的處理器進(jìn)行軟錯(cuò)誤測(cè)試。然而,由于此項(xiàng)測(cè)試時(shí)間與測(cè)試耗費(fèi)巨大,人們迫切需要研究軟錯(cuò)測(cè)試的加速方法。
　　通過(guò)對(duì)通用的應(yīng)用程序分析,得出軟錯(cuò)誤對(duì)處理器可靠性的影響根據(jù)運(yùn)行的程序不同而有所不同。因此,通過(guò)對(duì)通用應(yīng)用程序的剖析,得出程序的剖析信息以及運(yùn)行時(shí)多核處理器發(fā)生軟錯(cuò)誤時(shí)的可靠性信息。通過(guò)對(duì)程序剖析信息與多核

2、處理器發(fā)生軟錯(cuò)誤時(shí)可靠性之間關(guān)系的分析,得到使多核處理器可靠性較低的程序的剖析特性。利用這些剖析特性,通過(guò)二進(jìn)制代碼的合成,控制合成結(jié)果帶來(lái)的多核處理器發(fā)生軟錯(cuò)誤時(shí)的可靠性,能產(chǎn)生出具有導(dǎo)致多核處理器低可靠性的程序。將這些具有導(dǎo)致低的發(fā)生軟錯(cuò)誤時(shí)可靠性的程序應(yīng)用于多核處理器軟錯(cuò)誤測(cè)試過(guò)程中,將使此測(cè)試得到可觀察結(jié)果即運(yùn)行出錯(cuò)所等待的時(shí)間縮短,起到加速多核CPU軟錯(cuò)誤測(cè)試的目的。
　　通過(guò)對(duì)SPEC系列以及SPLASH2中的測(cè)試集進(jìn)