槽柵DMOS器件的研究與設計.pdf

1、近年來,由于半導體制造技術的發(fā)展,功率器件在性能、尺寸、生產(chǎn)成本方面都得到了極大地改善。此外,通信、計算機以及自動化產(chǎn)業(yè)的發(fā)展也拉動了對低壓功率器件的需求,低工作電壓和低功率損耗成為功率器件的一個重要發(fā)展趨勢。槽柵DMOS是在VDMOS和VMOS基礎上發(fā)展起來的一種重要的功率半導體器件,與傳統(tǒng)的平面型功率器件相比,槽柵DMOS普遍采用亞微米水平的生產(chǎn)工藝,制作過程更加復雜,新的結構和工藝也不斷出現(xiàn)。相比傳統(tǒng)DMOS器件,本文研究的這種槽

2、柵DMOS具有更低的導通電阻、更高的開關速度以及更廣的安全工作區(qū),并且消除了閂鎖效應,因而具有極大的應用價值。
　　 本文首先介紹了槽柵DMOS器件的一些主要電學參數(shù),并給出了相應的物理模型,這為后續(xù)的設計過程提供了理論基礎。為了降低導通電阻,本文還分別對溝道工藝和外延層的結構進行了優(yōu)化設計,仿真結果表明,新結構能夠有效地降低器件導通電阻。同時還對SIPOS鈍化技術進行了一定的研究,以提高器件的穩(wěn)定性。此外,通過理論推導給出了一