版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、CCD(Charge Coupled Device)是一種重要的表界面光電器件,具有體積小、高分辨率、靈敏度高、低噪聲、高動態(tài)范圍、工作電壓低等特點,在要求高幀速、高分辨率及高像素的工業(yè)、醫(yī)學及軍事等高端應用領域,CCD有著絕對的優(yōu)勢。
影響CCD器件電性能及力學性能的因素有很多,如器件結構、柵介質材料、介質層厚度、退火等工藝條件及環(huán)境應力等。國內外研究報道側重于改變器件結構、加工退火等工藝條件來改善器件的電參數(shù)及抗輻照性能,
2、而對復合柵介質厚度及厚度配比對CCD器件電性能和力學性能影響的研究報道較少。
本文主要研究復合柵介質Si3N4和SiO2厚度及厚度配比對CCD器件電性能和力學性能影響。采用ANSYS模擬研究了CCD復合柵介質結構熱應力應變;制備并測試了不同復合柵介質厚度樣品的界面態(tài)密度和力學性能;根據(jù)試驗測試結果、ANSYS模擬結果及文獻資料,分析了Si3N4和SiO2層厚度及厚度配比對CCD器件界面態(tài)、暗電流、電荷轉移效率等主要電參數(shù)和結構
3、應力應變等力學性能的影響;并從器件特性、器件工藝及可靠性的角度,分析討論了選擇合適的復合柵介質Si3N4和SiO2厚度及厚度配比的情況。具體研究內容如下:
CCD復合柵介質Si3N4/SiO2結構熱應力應變的模擬研究。確定了復合柵介質結構熱應力應變 ANSYS模擬方法,其中包括模型的建立、模擬流程的設定及參數(shù)的設置等,對比分析了全模型、1/4模型及2D模型的優(yōu)缺點,并驗證了模擬方法的合理性;采用ANSYS模擬了CCD復合柵介質
4、結構熱應力應變,得到了結構熱應力應變分布、應變極值、及熱應力應變與系列介質層厚度的關系;并討論了熱應力應變對 CCD復合柵介質性能、器件工藝及可靠性影響。模擬分析結果表明:各層薄膜熱應力基本恒定,與介質層厚度無關。結構整體應變呈環(huán)狀分布,應變極值位于中心;應變隨著復合柵介質厚度增大而增大,且 Si3N4厚度對應變的影響大于SiO2。
CCD復合柵介質器件主要電參數(shù)與 Si3N4和 SiO2厚度及厚度配比的關系研究。制備了4組不
5、同厚度配比復合柵介質7個樣品,并測試分析了其界面態(tài)參數(shù);綜合試驗測試結果、文獻報道數(shù)據(jù)和 CCD主要電參數(shù)模型,分析了主要電參數(shù)與復合柵介質Si3N4/SiO2厚度及厚度配比的關系。研究結果表明:Si3N4/SiO2厚度為80/60的樣品工藝最穩(wěn)定,能得到較好的電性能;復合柵介質 Si3N4:SiO2厚度配比在M=1附近及M>4.5范圍較其他厚度配比區(qū)間有更好的電性能;SiO2厚度小于10~20nm、Si3N4/SiO2厚度配比M太大,
6、可能會導致界面質量不穩(wěn)定,而使器件電性能變差。
CCD復合柵介質結構力學性能與Si3N4和SiO2厚度及厚度配比的關系研究。測試分析了不同厚度配比復合柵介質樣品的力學性能;綜合試驗測試結果、ANSYS模擬結果和文獻報道數(shù)據(jù),研究了復合柵介質厚度及厚度配比對結構力學性能的影響。研究結果表明:為了適度減小界面態(tài)密度,Si3N4厚度應該適當增大,SiO2膜厚度適當減小,Si3N4:SiO2厚度配比M盡量增大;但為了不影響后續(xù)光刻對準
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- ALD沉積高κ柵介質材料與器件特性研究.pdf
- 高κ柵介質MOS器件電學特性的研究.pdf
- ALD淀積高k柵介質材料與器件特性研究.pdf
- 高k柵介質SiGe MOS器件電特性研究.pdf
- 基于原子層沉積高k柵介質材料與器件特性研究.pdf
- 高k柵介質MOS器件的特性模擬與實驗研究.pdf
- 小尺寸高k柵介質MOS器件柵極漏電特性研究.pdf
- 高k柵介質(In)GaAsMOS器件界面特性及結構仿真研究.pdf
- 高K介質柵納米MOSFET特性及相關器件效應的研究.pdf
- 高k柵介質AIGaN-GaN MOS-HEMT器件特性研究.pdf
- 高k柵介質Ge基MOS器件電特性模擬及界面特性研究.pdf
- 基于LPCVD-SiNx柵介質的AlGaN-GaNMIS-HEMTs器件及其界面特性研究.pdf
- 高k柵介質Ge-MOS器件電特性模擬及制備工藝研究.pdf
- 高k柵介質GaAs MOS器件閾值電壓模型及界面特性研究.pdf
- 高k柵介質GaAsMOS器件界面特性及氧化物陷阱電容效應研究.pdf
- 高k柵介質MOS器件模型和制備工藝研究.pdf
- 堆棧高k柵介質(In)GaAs MOS器件電子遷移率模型及界面特性研究.pdf
- 高k疊柵結構與FinFET器件的電特性研究.pdf
- 高k柵介質MOS器件柵極泄漏電流的分析與建模.pdf
- 高K柵介質Ge MOS電容特性與制備研究.pdf
評論
0/150
提交評論