可配置可擴展處理器關(guān)鍵問題研究.pdf

1、隨著集成電路的設(shè)計方法與制造技術(shù)的不斷發(fā)展及其應(yīng)用需求的迅速增長,片上系統(tǒng)(SoC)在嵌入式系統(tǒng)領(lǐng)域發(fā)揮著越來越重要的作用。但當(dāng)進(jìn)入深亞微米時代,傳統(tǒng)的以專用集成電路(ASIC)為核心的SoC設(shè)計方法由于其開發(fā)周期過長,無法滿足瞬息萬變的用戶需求,而以可配置可擴展處理器為核心的SoC設(shè)計方法將解決這一問題。本文將針對當(dāng)前可配置可擴展處理器幾個亟待解決的關(guān)鍵問題展開深入研究。
　　 首先,本文提出了一種基于傳輸觸發(fā)體系結(jié)構(gòu)的完全可

2、配置可擴展T*CORE處理器模板,為后續(xù)研究構(gòu)建了底層硬件基礎(chǔ)。進(jìn)而,本文提出了面向T*CORE的自動化軟硬件協(xié)同設(shè)計流程與方法,通過該流程設(shè)計者可快速完成T*CORE處理器體系結(jié)構(gòu)定制、高層次建模、相關(guān)軟件工具及邏輯網(wǎng)表的自動生成等任務(wù)。
　　 高效的編譯器是充分發(fā)揮T*CORE處理器性能的關(guān)鍵。本文提出了基于中間語言格式的T*CORE可重定目標(biāo)編譯器架構(gòu)。對于架構(gòu)中的寄存器分配任務(wù),本文引入線性掃描算法解決了傳統(tǒng)算法中存在的

3、時間復(fù)雜度和空間復(fù)雜度過高,變量對于寄存器壓力較大等問題。針對指令調(diào)度任務(wù),本文首先提出了一種基于操作的關(guān)鍵路徑與表調(diào)度混合算法,但該算法屬于局部最優(yōu)化算法,限制了調(diào)度性能。隨后,本文又提出了一種通過遺傳算法框架抽象指令調(diào)度問題的思想,并使用最小延遲矩陣和整數(shù)線性規(guī)劃模型來處理各種數(shù)據(jù)依賴及資源約束,從而獲得更高的指令級并行度。
　　 系統(tǒng)級建模對于SoC架構(gòu)設(shè)計空間探測極為重要,但T*CORE處理器架構(gòu)的高靈活性增加了其系統(tǒng)級

4、建模的復(fù)雜度與難度。本文針對該問題提出了一種將面向?qū)ο蠹夹g(shù)與SystemC仿真技術(shù)相結(jié)合的系統(tǒng)級建模方法,并基于該方法設(shè)計了周期精確位精確的T*CORE處理器系統(tǒng)級模型,從而使得該模型具有靈活性高、易擴展、松耦合、仿真速度快、準(zhǔn)確度高等優(yōu)勢。
　　 T*CORE處理器的架構(gòu)特點導(dǎo)致其存在指令長度過寬以及代碼規(guī)模膨脹迅速的缺陷。針對前者,本文提出了一種空操作NOP復(fù)用的方法,利用空操作字段存儲長立即數(shù)以縮短指令長度。對于后者,本文

5、提出利用算術(shù)編碼完成T*CORE代碼的壓縮,并在壓縮過程中通過馬爾可夫模型獲取轉(zhuǎn)移概率,以獲得更高的壓縮率。
　　 最后,本文介紹了面向MP3解碼應(yīng)用而設(shè)計了T*COREA0424v1芯片,并在GSMC0.13μm CMOS工藝下完成MPW流片。該芯品最高工作主頻可達(dá)150MHZ,面積為3.25mm2,靜態(tài)功耗為2.27mw。此外,本文給出了利用該芯片與C*CORE處理器構(gòu)建的面向音頻應(yīng)用的多核片上系統(tǒng)的整體設(shè)計方案,該系統(tǒng)僅在