基于新一代SOC設(shè)計(jì)方法學(xué)的可配置處理器.pdf

1、為了迎接集成電路設(shè)計(jì)業(yè)所面臨的各種挑戰(zhàn)，新一代SoC 設(shè)計(jì)方法學(xué)應(yīng)運(yùn)而生。它的中心思想是，將集成電路設(shè)計(jì)從以硬連線(xiàn)邏輯為中心的模式轉(zhuǎn)移到以處理器為中心的模式上來(lái)：通過(guò)廣泛地使用可配置處理器，賦予SoC 高度的靈活性，使之貫穿整個(gè)設(shè)計(jì)驗(yàn)證流程甚至上市后的維護(hù)階段，從而極大地提高集成電路的開(kāi)發(fā)效率。在該設(shè)計(jì)方法學(xué)的框架中，用作SoC 基本組成單位的可配置處理器無(wú)疑是最為關(guān)鍵的技術(shù)。本文在這一點(diǎn)上進(jìn)行了探索性的研究：提出并實(shí)現(xiàn)了滿(mǎn)足可配置、可

2、擴(kuò)展和接口靈活性要求的處理器架構(gòu)，包括便于擴(kuò)展、高度集成的基準(zhǔn)架構(gòu)和以音頻專(zhuān)用處理為應(yīng)用目標(biāo)的擴(kuò)展架構(gòu)。實(shí)驗(yàn)結(jié)果表明，本文所提出的架構(gòu)在性能、成本上與目前主流的解決方案相比具有比較明顯的優(yōu)勢(shì)：所提出的基準(zhǔn)架構(gòu)運(yùn)用了改進(jìn)的指令字段分配策略，從而達(dá)到性能、復(fù)雜度與靈活性的平衡。其可綜合軟核與同類(lèi)IP 相比，具有良好的時(shí)序特性和可觀(guān)的面積優(yōu)勢(shì)（在Virtex IV FPGA 上最高頻率超過(guò)120MHz，最小面積866 個(gè)LUT）。所提出的音頻