低壓電壓基準(zhǔn)源的設(shè)計(jì)及其在LDO中的應(yīng)用.pdf

1、隨著集成電路工藝尺寸的不斷縮小,電路的工作電壓也相應(yīng)的降低。0.18μm工藝的標(biāo)準(zhǔn)CMOS集成電路工作電壓為1.8V,而90nm工藝,工作電壓則降到1V。在這一背景下,基于CMOS工藝下的各種低壓模擬電路受到了人們的廣泛關(guān)注。電壓基準(zhǔn)源作為一個(gè)重要的基本模塊被廣泛應(yīng)用于各種模擬電路和系統(tǒng)中,特別是低壓電壓基準(zhǔn)源已經(jīng)成為目前集成電路技術(shù)中一個(gè)熱門(mén)的研究領(lǐng)域。本文設(shè)計(jì)及仿真驗(yàn)證了一種改進(jìn)后的低壓電壓基準(zhǔn)源,首先對(duì)傳統(tǒng)電路進(jìn)行了分析及驗(yàn)證,得

2、出偏置電流的性能好壞會(huì)對(duì)整體低壓電壓基準(zhǔn)源產(chǎn)生較大影響,需要對(duì)偏置電流進(jìn)行改進(jìn)的結(jié)論。其次,利用工作于亞閾值區(qū)MOS管柵源電壓的溫度特性,在原有電路基礎(chǔ)上,對(duì)電路進(jìn)行了改進(jìn),提高了電路性能。在chartered 0.35um工藝下,通過(guò)Hspice實(shí)現(xiàn)了電路仿真。與原電路相比較,該仿真結(jié)果顯示,輸出電壓波動(dòng)(在1.3V-3.3V變化)由2.832mV提高至0.856mV,溫度變化(-25℃至125℃)由83.3ppm/℃提高至51.3p