低功耗浮點乘法部件的研究與設(shè)計.pdf

1、隨著集成電路制造工藝水平和計算機體系結(jié)構(gòu)水平的不斷進步，處理器設(shè)計技術(shù)得到迅速發(fā)展，SoC的時代已經(jīng)來臨。乘法運算作為處理器算術(shù)運算中的一個基本操作，得到了廣泛應(yīng)用；乘法器具有面積大、延遲長、功耗高的特點，特別是浮點乘法部件。如何從結(jié)構(gòu)設(shè)計，門級電路設(shè)計，以及物理設(shè)計等方面優(yōu)化乘法器的設(shè)計成為廣泛關(guān)注的問題。 本文結(jié)合龍芯l號處理器浮點乘法運算部件的設(shè)計工作，綜合延遲、面積和功耗三個方面系統(tǒng)地研究了乘法部件的各個過程，從結(jié)構(gòu)設(shè)計

2、的角度提出優(yōu)化設(shè)計方法。以下是本文的主要貢獻與創(chuàng)新點： 1.編碼是快速乘法運算的基礎(chǔ)；考慮到編碼結(jié)果對乘法電路翻轉(zhuǎn)概率的影響，本文提出了一種改進低功耗Booth編碼方法，該方法相比傳統(tǒng)的Booth編碼方法，在適當增加延遲和面積的條件下可以有效降低功耗。 2.乘法的兩個操作數(shù)是可交換的；選擇適合編碼的操作數(shù)來作為編碼對象將有利于乘法的進行。本文提出了一種根據(jù)操作數(shù)的數(shù)位分布動態(tài)調(diào)整編碼的方法，該方法通過分析兩個操作數(shù)，從中

3、選擇更為適合編碼的操作數(shù)進行編碼，通過動態(tài)調(diào)整編碼對象，達到優(yōu)化功耗的目的。 3. 部分積累加的過程是乘法運算中占用資源最多的一個部分。對于部分積消減機制的研究經(jīng)歷了由局部到全局的過程。本文提出了一種新的部分積消減樹生成算法。該算法與現(xiàn)有算法相比具有如下特點：通過協(xié)調(diào)進位與和之間的關(guān)系，達到全局的延遲最優(yōu)；通過加入平衡路徑的考慮，減少了不必要的翻轉(zhuǎn)。 4. 基于上述研究結(jié)果，本文提出了一種符合IEEE-754浮點運算