X-DSP乘法部件的設(shè)計與驗證.pdf

1、X-DSP是一款自主研制的高性能多核數(shù)字信號處理器，目標(biāo)主頻為1GHz，支持定點和浮點操作。乘法部件是高性能 DSP的重要組成部分，通過對國內(nèi)外已有技術(shù)的研究，本文設(shè)計實現(xiàn)了一種高性能SIMD乘法器結(jié)構(gòu)，以滿足X-DSP對并行性、實時性、高效性和穩(wěn)定性的要求。主要內(nèi)容有：
　　1、乘法部件的設(shè)計包括乘法、有限域和邏輯三個運算模塊，以及異常處理機(jī)制。乘法類運算模塊設(shè)計了一種基于兩級操作數(shù)分配網(wǎng)絡(luò)的高性能SIMD乘法器結(jié)構(gòu)，該乘法器由

2、16個16位乘法陣列構(gòu)成，采用4級流水線結(jié)構(gòu)，可完成不同位寬的乘法、乘加運算，支持定點和浮點操作；另外，為提高16位乘法單元的運算速度設(shè)計了一種三級壓縮陣列，較傳統(tǒng)壓縮結(jié)構(gòu)來說延時減少了12％。有限域運算模塊根據(jù) Galois域多項式乘法的半伸縮算法來實現(xiàn)設(shè)計。邏輯運算模塊主要進(jìn)行位域的運算和平均值的運算，根據(jù)功能描述分為擴(kuò)展、翻轉(zhuǎn)、交互解互、移位和求平均值五個模塊實現(xiàn)。異常處理模塊結(jié)合乘法部件異常產(chǎn)生的原因?qū)崿F(xiàn)了操作碼異常、讀異常和寫

3、異常的檢測機(jī)制以及相應(yīng)的處理機(jī)制。
　　2、根據(jù)乘法部件各個模塊的特點，開發(fā)相應(yīng)的定向測試向量，并以產(chǎn)生的定向測試向量為“種子”進(jìn)行偽隨機(jī)測試；然后，依據(jù)形式驗證中等價性原理，利用等價性檢查工具（ATEC）將設(shè)計的乘法單元與黃金模型進(jìn)行斷言驗證，以保證設(shè)計模型與參考模型在功能上完全等價，從而說明設(shè)計的乘法單元功能的正確性；最后，搭建FPGA驗證平臺對X-DSP內(nèi)核做仿真測試，運行圖形編解碼、基礎(chǔ)線性子程序和其它大型函數(shù)庫等程序，檢

4、驗結(jié)果是否正確。
　　3、對乘法部件關(guān)鍵路徑上的時序以及非關(guān)鍵路徑上的面積進(jìn)行優(yōu)化，采用結(jié)構(gòu)調(diào)整、平衡流水棧以及合并寄存器等方法，經(jīng)過多次優(yōu)化后，乘法部件的時序減少了8.3%，邏輯級數(shù)減少了46.5%。
　　在40nm CMOS工藝下，采用Synopsys公司Design Complier Topographical工具對乘法運算單元綜合，在 Worst Case情況下乘法部件的性能都達(dá)到設(shè)計要求：主頻為1GHz，面積為15