高性能X-DSP指令流水線部件設(shè)計實現(xiàn)與軟硬件協(xié)同驗證.pdf

1、X-DSP處理器是由國防科技大學微電子所自主研發(fā)的一款高性能64位浮點向量多核DSP芯片，40nm工藝下，實現(xiàn)主頻1GHz的設(shè)計目標，采用VLIW結(jié)構(gòu)，40/80位變長指令集，支持32/64位定點/浮點運算，最大可支持11條標/向量指令混合并行發(fā)射。
　　本文以高性能X-DSP處理器的開發(fā)與研制為背景，深入分析流水線技術(shù)，設(shè)計實現(xiàn)了指令流水線上的指令派發(fā)與指令流控部件，并基于所提出的軟硬件協(xié)同驗證平臺對系統(tǒng)級指令流水線的功能進行驗

2、證。本文主要的創(chuàng)新點與工作內(nèi)容包括以下幾點：
　　1)詳細分析X-DSP處理器內(nèi)核結(jié)構(gòu)、指令格式與流水線結(jié)構(gòu)特征，進而提出指令流水線部件中指令派發(fā)與流控部件的設(shè)計需求；
　　2)基于超長指令字（VLIW）結(jié)構(gòu)，設(shè)計并實現(xiàn)可跨取指包邊界派發(fā)指令的指令派發(fā)部件，支持L1P旁路取指與仿真調(diào)試部件（ET）對流水線的控制功能；
　　3)深入分析X-DSP分支延遲槽特征，結(jié)合對調(diào)試仿真的支持，設(shè)計并實現(xiàn)指令流控部件，完成對指令流的

3、控制作用；
　　4)針對指令派發(fā)與指令流控部件的邏輯設(shè)計，在指令流水線系統(tǒng)級分別對其邏輯功能進行驗證，并完成覆蓋率分析與邏輯綜合；
　　5)分析傳統(tǒng)FPGA原型驗證的基本原理與不足之處，提出一種基于PLI接口的新型調(diào)試/驗證方案：利用PLI接口實現(xiàn)C函數(shù)與Verilog的嵌套調(diào)用、采用數(shù)據(jù)共享機制實現(xiàn)不同進程間的通信。在軟硬件協(xié)同支持下，對X-DSP的指令流水線進行驗證實踐，實驗結(jié)果表明該方案使得在設(shè)計階段便可對調(diào)試接口以及