類數(shù)據流驅動的分片式處理器上的編譯及優(yōu)化技術.pdf

1、分片式處理器體系結構能夠很好地應對納米工藝代的功耗、線延遲、設計和驗證復雜度等一系列問題，是一種具有良好性能擴展?jié)摿Φ钠隙嗵幚砥鹘Y構設計方案。如何在分片式處理器體系結構上支持通用目的程序設計是決定這種結構成敗的關鍵。要解決這個問題，只有通過軟硬件的協(xié)同設計才能找到突破口。分片式處理器結構上軟硬件協(xié)同設計的首要問題就是要設計能高度暴露程序并行性、降低能耗的指令集體系結構；其次是為這種體系結構設計和實現(xiàn)一個高效的編譯系統(tǒng)。本文圍繞一種分片

2、式處理器TPA-PI，研究一種類數(shù)據流指令集體系結構及其編譯和優(yōu)化技術，包括如何通過軟硬件系統(tǒng)協(xié)同工作，管理片上大量計算、存儲和網絡資源；如何利用并行編譯器挖掘和表示程序中的并行性；以及如何開發(fā)適合新結構新應用的編譯優(yōu)化技術，進一步提高處理器性能等。主要研究內容和成果包括：
　　 (1)為分片式處理器TPA-PI設計了指令集系統(tǒng)DISC-I。DISC-I是一種類數(shù)據流指令集體系結構，具有塊原子執(zhí)行、指令間直接通信的特點，并具有高

3、效支持指令級并行性、降低單條指令的執(zhí)行開銷、簡化硬件結構，以及支持多粒度、多層次開發(fā)程序并行性等眾多優(yōu)勢。
　　 (2)基于LLVM編譯框架，設計和實現(xiàn)了TPA-PI并行編譯器。該編譯器將程序劃分為多個超塊，為每個超塊分配硬件資源，并將每個超塊內的指令映射到硬件襯底上。TPA-PI編譯器最重要的特點是稱為TPA-C的中間表示，將程序表示成以超塊為單位的控制流圖和超塊內部以指令為單位的局部數(shù)據流圖兩層結構；以及一種面向硬件結構和應

4、用的指令空間調度方法，使編譯器能夠根據應用程序的計算特征為其分配硬件資源，在充分開發(fā)程序并行性的同時，提高硬件資源利用率。
　　 (3)研究了編譯技術對程序控制流可預測性的影響，提出了根據應用程序特征選用與之相適應的基本塊選擇算法構造超塊的準則，提高超塊控制流可預測性。實驗表明，構造超塊時使用路徑執(zhí)行頻率、路徑寬度等作為選擇基本塊的啟發(fā)式算法，可以提高構造出的超塊的控制流可預測性，從而提高超塊級分支預測器的成功率，特別是多級預測

5、時的成功率；同時應用程序本身的控制流特征對基本塊選擇啟發(fā)式效果有很大影響。本文由此總結出根據應用程序本身的控制流特征選用合適的基本塊選擇啟發(fā)式的準則：當程序關鍵路徑較多時選擇以路徑執(zhí)行頻率主導的啟發(fā)式，當程序關鍵路徑很少時選擇以路徑寬度主導的啟發(fā)式。
　　 (4)研究了如何利用編譯器簡化硬件分支預測器結構，提出了一種軟硬件協(xié)同的超塊級分支預測器。該預測器既有軟件預測器實現(xiàn)代價小的優(yōu)勢，又有硬件預測器的靈活性和高效率。實驗表明，該

6、預測器能在保持預測成功率的同時，將硬件分支預測器使用的存儲空間降低到1/2，將硬件分支預測器的調用次數(shù)減少0.1％到15％，從而降低超塊級分支預測器的硬件開銷和功耗。
　　 (5)針對DISC-I指令集的類數(shù)據流編碼風格，提出了在TPA-PI體系結構中實現(xiàn)謂詞執(zhí)行技術的方法。該方法對指令集的改動很小，只需要lbit謂詞位；不需要額外的微體系結構支持，因此開銷很小。本文還提出了一種利用剖析技術，有選擇地為指令指定謂詞的編譯優(yōu)化方案