分片式處理器一級數(shù)據(jù)緩存的設計與優(yōu)化.pdf

1、分片式處理器體系結(jié)構(gòu)(TPA)能夠很好地應對納米工藝代的功耗、線延遲、設計和驗證復雜度等一系列問題，是一種具有良好的性能擴展?jié)摿Φ谋姾颂幚砥黧w系結(jié)構(gòu)設計方案。作為一種新型的處理器體系結(jié)構(gòu)，分片式處理器的一級數(shù)據(jù)高速緩存是決定分片式處理器性能的一個重要因素，面臨許多有待深入研究和解決的問題，包括訪存延遲、通信和同步、存儲二義性，以及可擴展性等。本文探索了分片式處理器(TPA-PI)的一級數(shù)據(jù)高速緩存的設計空間，提出了一種設計方案，并通過對

2、其性能影響因素的量化分析完成了對該設計方案的優(yōu)化。 論文的主要研究內(nèi)容和成果包括：(1)在充分調(diào)研學術(shù)界提出的分片式處理器體系結(jié)構(gòu)一級數(shù)據(jù)緩存設計方案的基礎(chǔ)上，給出了分片式處理器TPA-PI的一級數(shù)據(jù)緩存設計。一級數(shù)據(jù)緩存包含四個體以提高訪存帶寬，體與體之間的數(shù)據(jù)按地址交叉存儲以減少數(shù)據(jù)同步，體與體之間的通信通過片上網(wǎng)絡來進行。一級數(shù)據(jù)緩存主要包括Load&Store隊列、缺失處理單元、存儲依賴預測器等模塊。(2)分析了應用在T

3、PA-PI塊執(zhí)行模型下的數(shù)據(jù)依賴特征，提出了對TPA-PI的一級數(shù)據(jù)緩存設計的第一種優(yōu)化一改進存儲依賴預測器。模擬結(jié)果表明改進的存儲依賴預測器可以提高大部分應用的存儲依賴預測率。(3)分析了TPA-PI塊執(zhí)行模型的訪存特征的基礎(chǔ)上，提出了對TPA-PI的一級數(shù)據(jù)緩存設計的第二種優(yōu)化一利用數(shù)據(jù)預取機制降低訪存延遲。模擬結(jié)果表明數(shù)據(jù)預取機制可以減少訪存指令的訪存延遲。 本文針對SPEC CPU2000中部分程序的初步實驗結(jié)果表明：兩