分片式流處理器數(shù)據(jù)并行存儲系統(tǒng)的設計與實現(xiàn).pdf

1、半導體技術的飛速發(fā)展使微處理器的運算能力迅速提升，但訪存速度的增長卻相對緩慢，“存儲墻”問題日益明顯。存儲系統(tǒng)有限的片外帶寬已經(jīng)成為阻礙程序整體性能提升的瓶頸。分片式流處理器主要面向數(shù)據(jù)并行應用，這類應用的訪存時間通常占據(jù)程序整體運行時間的很大比例，同時傳統(tǒng)的存儲系統(tǒng)結構設計也并不適應這類應用的訪存特點，因此這個問題更加嚴峻。改進訪存系統(tǒng)從而減少訪存開銷對提升分片式流處理器系統(tǒng)的性能非常重要。在片外數(shù)據(jù)傳輸峰值帶寬固定的情況下，提高片外

2、存儲訪問帶寬的使用效率，減少計算代碼的等待時間是提升存儲系統(tǒng)性能的關鍵途徑之一。 論文的研究工作著眼于分片式流處理器的數(shù)據(jù)并行存儲系統(tǒng)的分析、設計和實現(xiàn)。主要研究內(nèi)容和成果包括以下幾方面。(1)基于流處理器的數(shù)據(jù)并行存儲系統(tǒng)訪存模型、結構特征以及數(shù)據(jù)并行應用的訪存特點，定性地分析了其多級存儲層次和計算/訪存重疊對隱藏延遲、改善帶寬的效果。(2)在模擬實驗平臺上定量地測試和分析了在不同負載特征下，存儲系統(tǒng)的主要設計參數(shù)對訪存性能的

3、影響。實驗表明，對于訪存模式敏感的部分參數(shù)，需要根據(jù)不同應用的并行性和局部性特點來配置它們以改善性能。(3)從提高片外帶寬使用率的角度出發(fā)，設計和實現(xiàn)了分片式流處理器的數(shù)據(jù)并行存儲系統(tǒng)。該存儲系統(tǒng)通過多級調(diào)度能有效地減少片外訪存的次數(shù)，降低片外帶寬需求。軟件模擬和仿真驗證的結果表明，在不同工作負載特征下，通過設計參數(shù)的優(yōu)化選擇，該設計能夠充分挖掘存儲訪問的行局部性和體間并行性，提高帶寬的使用效率，從而促進整個分片式流處理器系統(tǒng)的性能提升