基于FPGA平臺的密碼優(yōu)化算法研究與實現(xiàn).pdf

1、隨著21世紀的到來和互聯(lián)網技術的迅速發(fā)展，信息安全變得越來越重要。密碼學和密碼算法是信息安全的核心技術，密碼算法的安全性決定了信息安全的強度，而其性能也將決定信息安全對于信息化進程起到的是保障、推進作用，而非阻礙。因此，密碼算法的優(yōu)化實現(xiàn)是信息安全領域的一個重要研究方向。
　　本文首先對當今主流的密碼算法以及它們的優(yōu)化方法進行了詳細的介紹。其次，由于FP GA平臺在并發(fā)運算上得天獨厚的優(yōu)勢，本文提出了一種基于FP GA平臺上的A

2、ES算法優(yōu)化方法。論文的主要工作分為兩部分：
　　第一將 AES算法中E xpa nde dKey操作作為一級流水線，以此來減少每一級流水線的延遲，從而達到加速AE S的目的。
　　第二使用混合輪內外流水線結構，采用21級流水線的優(yōu)化方式，以空間換時間，從而達到加速A ES的結果。
　　最后，通過Mo del sim和Qua rtu sII這兩款強大的仿真軟件，給出了本文算法的一些實驗結果，并通過與其他同類型設計結果的