局部同質(zhì)的異質(zhì)DSP處理器設(shè)計研究.pdf

1、數(shù)字信號處理技術(shù)的飛速發(fā)展及其應(yīng)用領(lǐng)域的不斷細(xì)分,使得當(dāng)前數(shù)字信號處理器面臨著應(yīng)用算法多樣化和專門化的嚴(yán)重挑戰(zhàn),如何方便快捷地設(shè)計出適用的數(shù)字信號處理器成為當(dāng)前數(shù)字信號處理系統(tǒng)設(shè)計的核心問題之一.本文作者承擔(dān)了浙江大學(xué)16位數(shù)據(jù)線寬DSP處理器-MD16軟硬件系統(tǒng)設(shè)計項目,以此為基礎(chǔ),本文針對處理器體系結(jié)構(gòu)設(shè)計、若干關(guān)鍵實現(xiàn)設(shè)計、核心功能部件MAC設(shè)計以及軟硬件協(xié)同仿真驗證等展開論證,力求建立一套面向中低端數(shù)字信號處理系統(tǒng)應(yīng)用的DSP處

2、理器設(shè)計、仿真、驗證通用方法,以方便高效地設(shè)計出能夠滿足特定應(yīng)用算法需求的DSP處理器,從而加速從設(shè)計到產(chǎn)品轉(zhuǎn)化周期.本文的主要的內(nèi)容和創(chuàng)新如下:提出了基于局部同質(zhì)的異質(zhì)DSP體系結(jié)構(gòu)設(shè)計思想;在指令結(jié)構(gòu)上,采用等差擴展操作類型碼方法來平衡指令出現(xiàn)的概率分布和增強指令功能兩方面要求,建立操作數(shù)碼和寄存器結(jié)構(gòu)的關(guān)系模型,將寄存器結(jié)構(gòu)設(shè)計轉(zhuǎn)變?yōu)樘囟ㄓ邢抻騁F(2<'[log<'n><,2>]>)上的操作數(shù)編碼最優(yōu)問題,從而得出本文指令設(shè)計方

3、案和類RISC局部同質(zhì)而總體異質(zhì)的寄存器組織形式;采用類RISC擴展LOAD/STORE結(jié)構(gòu)和二維尋址機制來進(jìn)行高效的存儲器訪問,對于尋址單元設(shè)計,提出了一種基于虛擬上下邊界的任意長度循環(huán)尋址方法來解決多個不等長循環(huán)數(shù)組的連續(xù)存放問題,論證了一種不產(chǎn)生基地址的統(tǒng)一地址產(chǎn)生電路優(yōu)化方案;對于提高代碼功能密度方面,利用運算功能和存儲器訪問功能的正交性以實現(xiàn)兩方面操作的并行化,并從存儲系統(tǒng)層次保證其可行性;根據(jù)局部同質(zhì)的異質(zhì)DSP體系結(jié)構(gòu)模型

4、,指出MD16具體實現(xiàn)要求和流水線劃分原則,通過對比不同的劃分方法,合理安排流水線中指令的執(zhí)行動作,最終確定以降低數(shù)據(jù)、控制相關(guān)性為導(dǎo)向并滿足系統(tǒng)頻率和時序要求的MD16可擴展執(zhí)行(EX)級的類RISC四級流水結(jié)構(gòu),使得類RISC指令、復(fù)雜DSP指令、多操作指令通過統(tǒng)一的流水線結(jié)構(gòu)安排融合在一起.提出了一種構(gòu)建多模式算法最小并集的MAC通用結(jié)構(gòu)思想與一種劃分MAC通用結(jié)構(gòu)以適應(yīng)多流水級DSP處理器設(shè)計的通用MAC設(shè)計方法;對于BOOTH

5、編碼和部分積產(chǎn)生,提出了直接建立被乘數(shù)與部分積的多路選擇映射關(guān)系的BOOTH編碼和部分積聯(lián)合產(chǎn)生方法;對于最優(yōu)Wallace樹型加法實現(xiàn),提出了全加器和4-2 compressor電路實現(xiàn)Wallace樹加法所需的關(guān)鍵加法路徑級數(shù)公式以指導(dǎo)實現(xiàn)選擇;對于無偏舍入處理,提出了在Wallace樹處理舍入問題的舍入運算前置方法;提出了以時延為導(dǎo)向的MAC各部分單元組合與流水線匹配具體方法.本文MAC設(shè)計思想和方法已經(jīng)申請發(fā)明專利.對MD16協(xié)