已閱讀1頁，還剩61頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、數(shù)字信號處理器(DSP)因其具有獨特的硬件結構，特別適合于數(shù)字信號處理領域，被大量地使用在各種實時信號處理場合。同時，EDA技術以其自身的優(yōu)點在現(xiàn)代電子系統(tǒng)設計中占有的地位也越來越重要，已成為ASIC技術的一個重要分支。
本文根據(jù)通信識別系統(tǒng)的具體要求，在詳細分析TMS320C50和ispLSI1032E結構特點的基礎上，對以DSP TMS320C50+CPLD ispLSI1032E為核心構建的數(shù)字信號處理器板的硬件結構
2、進行了較為深入的探討；研究了硬件平臺中的DSP核心電路、存儲器擴展電路、CPLD電路以及LVDS(Low Voltage Differential Signaling)接口電路等的設計方法；對主要模塊電路的工作原理、時序分析和參數(shù)計算，以及PCB板開發(fā)中所涉及的防電磁干擾技術進行了較為詳細的分析和討論，并且進行了CPLD的軟件開發(fā)設計工作，研究了CRC-8(Cyclic Redundancy Check)校驗碼算法，完成了LVDS串行通
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于CPLD的光端機數(shù)字信號處理器的設計研究.pdf
- 基于FPGA+DSP的MSSR應答信號處理器實現(xiàn).pdf
- 基于DSP的信號處理板的研制.pdf
- 基于DSP技術的音頻處理器的設計.pdf
- 基于FPGA和DSP的SAR成像信號處理板設計.pdf
- 基于FPGA+DSP的某監(jiān)控雷達信號處理器設計與實現(xiàn).pdf
- 基于多核DSP的信號采集處理板設計.pdf
- DSP處理器中數(shù)據(jù)Cache的設計和驗證.pdf
- DSP處理器外圍模塊的設計.pdf
- 基于DSP的電力信號采集處理板的研究.pdf
- 基于多核DSP的雷達信號處理板研制.pdf
- 基于多核DSP的HPRF-PD數(shù)字陣列雷達信號處理器研制與實現(xiàn).pdf
- 基于FPGA的跳頻信號處理器研制.pdf
- 基于FPGA的多功能雷達信號處理器.pdf
- 基于Cell處理器的信號處理加速技術研究.pdf
- 基于FPGA和DSP技術的二次雷達應答處理器.pdf
- 基于VXI總線的多DSP處理器模塊的設計.pdf
- 基于FPGA+DSP的實時圖像處理器的研制.pdf
- 基于并行DSP的數(shù)字波束形成處理器研究.pdf
- 基于DaVinci處理器的視頻預處理DSP軟件設計.pdf
評論
0/150
提交評論