基于DVB的RS（255，239）碼譯碼器的ASIC設(shè)計(jì).pdf

1、ReedSolomon(簡(jiǎn)稱RS碼)是一種具有很強(qiáng)的糾正突發(fā)和隨機(jī)錯(cuò)誤的信道編碼方式，在深空通信、移動(dòng)通信、DVD糾錯(cuò)以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。本論文主要介紹一種應(yīng)用于DVB系統(tǒng)的RS(255，239)信道編、解碼電路的設(shè)計(jì)，其中重點(diǎn)是在譯碼電路的ASIC設(shè)計(jì)上。 RS譯碼器的設(shè)計(jì)，采用了新改進(jìn)的歐幾里德(簡(jiǎn)稱歐式)算法，利用并行方式來(lái)解關(guān)鍵方程，可以同時(shí)求出錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤值多項(xiàng)式而不用執(zhí)行多項(xiàng)式除

2、法運(yùn)算和域元素求逆運(yùn)算。該算法的控制單元較簡(jiǎn)單，而且具有規(guī)則的模塊化結(jié)構(gòu)。本文還采用3級(jí)流水線(pipe-line)的處理結(jié)構(gòu)，并利用有限域?qū)ε蓟朔ㄆ鞯奶匦詫?duì)譯碼電路進(jìn)行優(yōu)化。此外，使用比較規(guī)整的電路結(jié)構(gòu)，對(duì)關(guān)鍵方程求解模塊實(shí)現(xiàn)了模塊復(fù)用。這些技術(shù)的采用大大的提高了譯碼器的效率，節(jié)省了譯碼器電路面積。 FPGA仿真結(jié)果表明，本文所設(shè)計(jì)的RS譯碼器，解碼速度可達(dá)到70MHz。使用上華0.6umCMOS工藝庫(kù)的綜合及布局布線結(jié)果表